排序方式: 共有29条查询结果,搜索用时 31 毫秒
1.
为了保证高可靠亚微米VLSI的实现,必须有效地抑制PMOS严重的热载流子效应。本文对0.50μm LDD PMOS工艺进行了研究,表明,LDD可有效地克服PMOS的热载流子效应和短沟道效应,并对LDD结构进行了老化分析,得到了LDD PMOS的优化工艺条件,并将这优化的工艺条件应用于亚微米集成电路的制造。 相似文献
2.
本文对以SF_6+A_r为反应气体的反应离子刻蚀(RIE)多晶硅工艺进行了研究。研究表明,SF_6+ArRIE多晶硅具有良好的各向异性、选择性以及较高的刻蚀速度,得到了0.40μm的多晶硅条,并且成功地应用于0.5~1.0μm CMOS集成电路的制作中。 相似文献
3.
研究了钝化层退火工艺引入的氢对P-Flash存储器耐久性的影响,建立了这一影响的物理模型,阐明了耐久性退化的机理。在四种不同测试条件下,对P-Flash存储器进行了编程/擦除的耐久性测试。测试结果表明,在高温且延时的条件下,器件的耐久性最差。耐久性与编程/擦除之间的延时相关,延时越长,耐久性衰减越严重。在器件编程后的延时过程中,SiO2/Si界面处被氢原子钝化的硅悬挂键发生断裂。氢原子的不稳定性导致更多的界面陷阱电荷和氧化层电荷的产生,使得阈值电压负向偏移,造成负偏压温度的不稳定。通过优化BEOL工艺,可有效改善P-Flash存储器的耐久性。 相似文献
5.
用于亚微米CMOS的轻掺杂漏工艺 总被引:1,自引:0,他引:1
本文研究了轻掺杂漏工艺对器件特性的影响。优化了轻掺杂区离子注入的剂量和能量。优化的SiO2侧墙LDD工艺有效地抑制了短沟道效应。研制成功了沟道长度为0.5μm的CMOS27级环振电路,门延迟为170ns. 相似文献
6.
7.
对溶亚微米器件,由于工作电压下降,要求重新确定LDD和常规MOSFET在VLSI中的作用。本文从基本器件数理方程发出,对深亚微米常规及LDD MOSFET的器件特性、热载流子效应及短沟道效应进行了二维稳态数值模拟,指出了常规和LDD MOSFET各自的局限性,明确了在深亚微米VLSI中,LDD仍然起主要作用。 相似文献
8.
反应离子刻蚀工艺是微细加工的普遍工艺,用开制做各种集成电路。本文对用CF_4+O_2为反应气体RIE Si_3N_4进行了研究,取得了较好的结果。 相似文献
9.
10.
1μm高速CMOS容错时钟接收器电路的研制 总被引:1,自引:0,他引:1
采用新的设计规则与先进的自对准硅化钛LDD CMOS工艺,研制成功了相当于1386主频的1μm、25MHz高速容错时钟接收器电路. 相似文献