分支预测与值预测在 VLIW处理器中的实现

为了降低超长指令字（VLIW）架构的平均跳转开销和平均访存时延,并减少VLIW程序的代码体积,提出了一种全新的将分支预测与值预测技术应用于VLIW架构的方法。首先分析现有超标量（Superscalar）架构中动态预测技术与V L IW架构中指令静态并行之间所存在的矛盾;通过拓展原有跳转指令和读内存指令,使之与不同的延时槽个数相对应,并根据不同的指令来阻塞流水线或延时写回寄存器,从而解决动态预测技术造成V L IW架构静态调度周期错乱的问题。基于Gem5仿真平台和清华大学Magnolia VLIW数字信号处理器（DSP）的基准测试程序实验表明,该分支预测与值预测技术能显著地提高VLIW架构的性能,缩小VLIW程序的代码体积。     

基于FPGA的RNN加速SoC设计与实现

为提高循环神经网络(RNN)推理速度,分析了循环神经网络(RNN)在CPU的运行时间瓶颈、输入向量稀疏性和参数规模.设计RNN加速器核实现矩阵-稀疏向量乘并行计算,并同时将多个输入向量完整存储于片上SRAM,以复用部分权重从而降低DDR带宽需求.通过Verilog HDL对RNN加速器核进行RTL描述,并搭建仿真环境,将语音识别算法DeepSpeech2的网络参数输入RNN加速器核进行功能仿真.基于FPGA,将MicroBlaze处理器与RNN加速器核搭建SoC,由MicroBlaze实现激活函数、向量逐元素相乘等其它计算.实现了DeepSpeech2中RNN部分推理计算,与只使用MicroBlaze处理器相比,速度提高23倍,能量消耗降低9.4倍.     

Canworld品牌CDE300系列变频器在石材排锯机上的应用

中国石材市场在不断的蓬勃发展,对设备的要求越来越高,以往普通的石材设备已不能满足当今行情的需求,随之引来了变频调速石材设备的新时代,CanWorld CDE300系列石材专用变频器为石材行业机械设备而量身打造,不但有着良好的节能效果,还能提高石材产品的加工工艺,为用户创造出更多的收益。     

基于“承影”GPGPU的张量处理器设计

针对神经网络对算力和通用性的需求进一步扩大,基于开源项目“承影”GPGPU,设计了张量处理器,可以对卷积、通用矩阵乘进行加速。首先,分析现有张量处理器设计方案及其对应算法,与直接进行卷积计算进行对比,分析性能差异。然后,提出基于三维乘法树结构的张量处理器设计,将其部署在Xilinx VCU128开发板上。在VCU128开发板上,张量处理器的工作频率为222 MHz。同时,开发了指数运算单元,辅助完成神经网络运算。在VCU128开发板上的工作频率为159 MHz。最后,利用编写汇编程序的方法,验证张量处理器的功能正确性。引入张量处理器后,预期运行时间明显减少。     

专用DSP环境下H.263算法编解码的实现

采用一款面向媒体应用的数字信号处理器来实现3GPP定义的可视电话视频标准H.263的编解码.针对该媒体信号处理器的体系结构及指令集的特点,采用单指令多数据、软件流水、专用指令等技术对H.263编解码算法的关键模块进行了优化,并对存储空间进行了优化,从而实现了大小可配置的图像的编解码,结果比TMS320G6201所用的周期数减少了40%.     

面向寄存器的流水线处理器建模及验证方法

提出了一种新的流水线处理器功能的验证方法 ,这种方法的主要思想是通过验证流水线处理器中所有寄存器的功能来验证处理器的功能 .流水线处理器绝大部分是由同步电路组成的 ,同步电路的状态则完全由寄存器的状态决定 ,因此如果能够保证每个寄存器功能正确就可以保证整个同步电路功能正确 .对于流水线处理器来说 ,寄存器状态的变迁是由处理器的原始输入和寄存器本身状态决定的 .原始输入包括控制信号 (如复位信号 )和数据输入 (如指令输入 ) .如果把对每个寄存器的赋值操作转换成对控制信号和数据输入的操作 ,就可以生成一个验证序列 ,这个序列包括每个     

提高360M2烧结机配料秤自动控制系统运行率

宣钢烧结系统配料现场环境恶劣,粉尘含量大,对现场使用的设备要求高,控制系统现场抗干扰能力弱,配料皮带秤由于长时间运转产生的粘料、秤体不平衡、皮带延长等原因,导致重量测量失准,所以,必须定期对皮带秤进行校验。校验时,现场用转换开关将皮带启停方式调为机旁,通过电位器调节,控制皮带转速。但电位器调节不能进行精准调节,只能估调,不仅自动化控制程度不高,而且严重制约配料系统精度,所以须增加皮带自动启停和速度设定等程序。包括quantum67160PLC3g．程控制s7_200,s7_200中设计可以从触摸屏直接输入赫兹数以远程控制变频器,将校秤时间微分计算并把校验链码重计积分计算以实现实物校验微差。从而提高360M2烧结机配料秤自动控制系统运行率。     

用于DSP的双端口、多路可变L1 D-cache设计

提出了一个用于高性能嵌入式DSP(Digital Signal Processor)的L1数据高速缓存(Level 1 D-cache)设计.它采用组关联(set-associative)结构,并且具有双端口、多路可变等特点.在设计中,实现了一系列优化技术,以满足高性能嵌入式EISP访问数据的需要,并提高访问的能量效率.为了验证复杂的L1数据高速缓存控制器,提出了一个系统级的仿真模型,并且介绍了相应的验证策略.实验结果表明,该L1数据高速缓存的缺失率和缺失代价比没有采用优化技术的设计分别降低了约5%和20%;验证策略能够有效地提高验证效率,缩短验证时间.     

ASIP处理器的可重定位编译器的设计

可重定位的编译器对特定应用的指令集处理器ASIP(ApplicationSpecificInstructionProcessor)的设计至关重要。文章利用开源的ORC(OpenResearchCompiler)编译器框架,以提出的一种ASIP处理器的结构模型为目标,进行了其可重定位的编译器的设计。并在指令调度和寄存器分配阶段针对这种ASIP处理器的结构做了优化。实验结果表明,编译器具有很好的可重定位性,指令调度和寄存器分配的优化也获得了较好的效果。     

面向嵌入式实时操作系统的MPI实现

为嵌入式VxWorks实时操作系统提出了一种并行编程解决方案,首次将MPI并行编程平台引入到Vx-Works系统当中,以Linux系统中的开源MPI实现mpieh2为基础,对mpich2中的MPI函数库部分和smpd进程管理程序进行跨系统移植,通过解决Linux与VxWorks系统之间的诸多差异,如系统函数支持、进程创建方式等,为VxWorks系统提供了一款基于socket通信接口的MPI实现--eMPI,搭建了嵌入式MPI并行应用开发平台.