基于FPGA实现的深空通信中Turbo码编译码器

研究了信道纠错编码Turbo码，并提出了利用FPGA实现Turbo码编译码的方法。编码采用了顺序输入，并行编码，顺序输出。译码选用Max-Log-MAP算法，针对该算法采用查表法实现交织，以提高交织速度，译码器内部采用并行级联调用，以减小译码延时。通过计算机模拟仿真表明。所设计实现的Turbo码其有良好的性能和实用价值。     

基于FPGA的Turbo码译码器设计与实现

对Turbo码的Log-MAP译码算法进行了研究,引入滑动窗技术对Log-MAP译码算法进行了优化,并设计了适合硬件实现的流水线结构的译码器。结合3G标准规定的数据速率,对译码器和交织器进行硬件电路的设计和FPGA实现。仿真结果表明所设计的电路在译码性能和延迟方面满足实际要求,具有一定的实用价值。     

Turbo码编码器的FPGA实现

探讨了卷积Turbo码编码器实现过程中的关键问题,结合第3代移动通信系统中给出的Turbo码分量编码器方案,以Flex10k系列FPGA芯片为硬件平台,使用MaxplusⅡ开发工具,通过VHDL语言编程的方法实现整个卷积Turbo码编码器.仿真结果表明该编码器的正确性和合理性.     

一种改进Turbo码分量译码器的FPGA实现

介绍了Turbo码的译码方法和译码步骤，提出一种改进的译码步骤和相应的分量译码FPGA（现场可编程门阵列）实现方案．仿真表明，该方案能有效地降低译码的复杂度和译码延时，达到了较好的性能，具有较高的实用价值．     

跳频系统中Turbo码译码器的FPGA实现

给出了跳频系统中Turbo码译码器的FPGA(field programmable gate array)实现方案.译码器采用了Max-Log-Map译码算法和模块化的设计方法,可以对不同帧长的Turbo码进行译码.在Xilinx公司的FPGA芯片xc3s2000-4fg676上实现了帧长可变的Turbo译码器.在帧长为1 024 bit、迭代5次条件下,该译码器时延为0.812 ms,数据吞吐量为1.261 Mbit/s.分别在高斯白噪声和部分频带噪声干扰两种信道环境中测试该Turbo码译码器的误码率性能,在部分频带噪声干扰中使用了AGC(自动增益控制),结果表明,AGC有效提高了译码器在部分频带噪声干扰下的性能.     

一种改进的Turbo码译码算法及其FPGA实现

为有效降低Turbo码在硬件实现时的译码复杂度并减少其存储资源消耗,将现有Turbo码译码算法中Log-MAP算法和Max-Log-MAP算法进行融合改进,提出一种适于并行计算的改进Max-Log-MAP算法,即在译码计算中间参数的过程中,只将具有多个输入变量的max*(·)运算简化为取最大值的max运算,而对具有2个输入变量的max*(·)运算进行精确计算. 仿真结果表明,改进Max-Log-MAP算法的复杂度可以接近Max-Log-MAP算法,而性能接近Log-MAP算法. 将采用新算法的Turbo码编译码器在现场可编程门阵列(FPGA)上实现,并应用于低轨卫星通信系统(LED)中的,能在保证Turbo编译码优异性能的同时,获得较低复杂度和较低资源消耗,有利于减小卫星手持通信终端的体积,降低功耗.      

深空通信中基于Turbo码的混合ARQ方案

为解决把空间数据系统咨询委员会（CCSDS）推荐的Turbo码直接用于深空通信基于小波变换的图像压缩数据纠错效率低的问题，提出了一种适合于其传输的混合ARQ方案。它是根据图像小波变换后数据重要性不同的特点，利用CCSDS推荐的用于深空通信的Turbo码本身的纠错性能，并充分结合了不同混合ARQ方案的优点提出的。通过与不同混合ARQ方案的FER和系统吞吐量的性能仿真结果比较分析表明，该方法由于充分考虑了深空通信本身的特点。因而在满足数据容错性要求的同时，提高了传输效率。     

基于Max-Log-MAP算法的Turbo码的硬件设计与实现

Turbo码的应用使得信道编码技术发生了革命性的变化，其译码性能距离Shannon极限只有0．7dB．因而被广泛用于功率受限的无线信道。针对3GPP TS25．212协议给出的WCDMA系统中的Turbo编码器结构．提出了一种硬件实现方法，用Verilog HDL语言描述了译码器各功能模块，并在active HDL中实现了编译和仿真。     

基于ASIC技术的Turbo码的硬件实现

讨论了WCDMA系统中信道编码原理,提出了一种Turbo码译码的硬件实现方法,使用了Verilog HDL语言设计与编程,利用了activeHDL中实现了软件仿真。同时在CPLD器件上进行了硬件仿真,并给出了仿真结果。     

WCDMA系统中Turbo码编译码器交织长度的研究

针对WCDMA系统支持的几种业务速率，通过仿真对交织器的交织长度的选择进行了研究，结果表明在WCDMA系统中可以选择3840和1440作为交织器的长度。     

基于FPGA的HDB3编码一种简单实现

HDB3码（3阶高密度双极性码）保持AMI码极性反转的特点，减少了连0串的长度，有利于提取定时信息．通过对HDB3码编码原理的分析，提出一种基于FPGA的编码方法，并给出了VHDL语言的实现方法及仿真波形．此方法采用2位二进制码实现，在插入破坏符号的同时始终保持极性反转，简化了编程步骤，运行速度快，延时相对较小．由于FPGA具有重复可编程的特点，因而灵活性高，调试方便，且开发成本低，运行稳定可靠．     

基于FPGA的通信实验箱设计

提出了一款基于FPGA的通信实验箱的设计方案,介绍了系统的硬件布局及各个硬件模块的功能,详细分析了电源系统、下载配置工具以及数模、模数转换电路的设计等关键技术问题,为通信系统的教学提供了很好的实验平台。     

利用FPGA实现的数据通讯信号源

介绍了用FPGA实现数据通讯信号源的生成方法．研究了由FPGA软件包实现配置数据的转换，及由单片机实时地控制配置数据的下载，并给出了系统实现的一般流程．     

FPGA与单片机串行通信的实现

介绍了单片机与FPGA异步串行通信的实现方法，给出了系统结构原理框图及其部分VHDL程序，并定义了发送器和接收嚣的端口信号。     

基于FPGA的通信原理实验平台研制与应用

基于软件无线电为目前通信技术的发展方向,相位调制在数字调制技术中具有重要的地位,并结合扩频通信在移动通信系统中的广泛应用,在卓越工程师培养背景下,以FPGA技术为基础研制了以扩频通信收发系统设计为基本案例的通信原理实验平台。教学实践证明,该平台综合了开放性设计平台与传统验证性实验箱的优点并与工程应用紧密结合,既促进学生对通信专业知识的熟练掌握,激发学生的实验兴趣和创新意识,又显著提高了学生的创新能力和工程应用能力,值得在高校中推广。