用FPGA实现RFID板级标签的设计

制作板级标签对UHF频段的RFID系统设计有着特殊意义,尤其在标签防冲突方面很有作用。文章首先介绍了板级标签的硬件组成及其工作原理,然后分析了电子标签数字处理部分的组成和实现,最后给出了板级标签的设计和测试结果。     

基于FPGA的数据采集板设计与实现

数据采集板作为雷达信号处理系统中的接收前端,必须面对越来越高的要求,为后续信号处理提供可靠的保证。将数据采集板独立设计提高了通用性,降低了系统的研制时间,因此成为雷达信号处理系统设计的发展趋势。采用ADC和FPGA设计了基于CPCI总线的数据采集板,实现了8路信号同时中频采样及处理,并已应用于雷达系统中。     

高灵敏度全集成UHF RFID标签的设计与实现

本文给出了一款基于ISO1800-6B协议的全集成的无源UHF RFID标签,这款芯片由模拟前端、基带处理器和EEPROM 存储器组成。在设计过程中,我们采用了具有高效率的差分驱动CMOS整流器使得通信范围得到扩展。我们采用新颖的高性能的电压限制器为芯片提供稳定的电压,这款限压器的在不同温度和工艺变化下的电压漂移只有172mV。在稳压器的设计中,我们采用动态带宽增强技术提高其稳压能力。对已解调器,我们采用了一款轨到轨的比较器实现在任何通信范围下对输入信号的正确解调。标签芯片采用TSMS 0.18um CMOS 工艺,芯片面积为900×800 um2。测试结果显示,芯片功耗为6.8uW,灵敏度达到-13.5dBm。     

基于FPGA的UART设计与实现

通用异步收发器(UART)是一种短距离串行传输接口,在控制系统中得到了广泛的应用.现场可编程门阵列(FPGA)是一种半定制的集成电路,UART作为RS232协议的控制接口得到了广泛的应用,将UART的功能集成在FPGA芯片中,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性.提出了一种基于FPGA的UART的实现方法,具体描述了发送、接收等模块的设计,恰当使用了有限状态机,实现了FPGA片上UART的设计,给出了仿真结果.     

基于FPGA的UART设计与实现

本文介绍了UART的基本特点,提出了一种简单、实用的UART收发器的实现方法,并且采用VHDL语言设计了一种通用的软核。在FPGA上进行测试,结果表明了该设计电路稳定、可靠,实现了UART功能的正确性和可靠性。     

基于FPGA的UART设计与实现

介绍了应用现场可编程门阵列（FPGA）设计和实现通用异步收发器UART的方法。采用有限状态机模型形式化描述了UART的功能,在此基础上用硬件描述语言VHDL编程实现了UART,并使用QuartusⅡ软件中的嵌入式逻辑分析仪SignalTapⅡ对数据传输进行了检测,验证了设计的正确性。     

FPGA与GPS_OEM板的UART设计

本文提出了一种基于FPGA的嵌入式UART模块化设计方法,通过UART实现了FPGA与GPS_OEM板之问的数据通信.基于VHDL语言.通过有限状态机,将UART模块集成到FPGA上,给出了系统的功能仿真结果,验证了系统设计的正确性,增强了设计的曼活性.     

基于FPGA的NAND控制器设计与实现

在基于NAND型固态存储系统的开发中,接口芯片直接影响储存系统的性能,为了最大限度地提高读写性能,需对NAND控制器进行自主设计。通过分析NAND Flash的接口特性和NAND控制器的组成结构,采用了状态机对NAND控制器的主逻辑以及常用编程命令进行了描述,同时运用FPGA对该状态机逻辑进行实现,并对NAND主要操作命令进行了仿真试验。试验结果表明,该设计符合NAND Flash的操作时序要求。     

基于杂凑函数的RFID标签数据安全研究与实现

提出一种改进的基于杂凑函数的RFID标签数据的安全认证算法.该算法采用RFID标签和读写器的双向认证机制,并利用BAN逻辑对其进行形式化分析,结果表明该算法具有前行安全性、重传攻击、哄骗攻击、位置跟踪、不可分辨性等特点,能够较好的解决RFID标签数据的安全隐患问题.     

基于TPS70351的板级电源设计

本文介绍了某种型号扩频单元的电源设计方案，并对电源芯片TPS70351的特点和应用进行了论述。     

基于ISO／IECl8000-6标准的射频识别系统的FPGA设计及实现

介绍了ISO／IECl8000-6标准以及基于此标准的通信协议。提出了基于FPGA的900MHz射频识别（RFID）系统数字逻辑部分的实现方法，包括曼彻斯特码的编解码、信号的处理和发送以及反碰撞技术等。该方法具有处理速度快，电路形式简单，移植方便等优点，适合工程应用。     

无源UHFRFID标签芯片基带处理器的低功耗设计

在分析ISO18000-6C标准内容的基础上,提出了一种基带处理器的结构,设计了一款符合ISO18000-6C标准的UHF RFID标签芯片的基带处理器。该基带处理器可支持协议规定的所有强制命令。设计通过降低工作电压、降低工作频率、使用门控时钟、增加功耗管理模块等一系列低功耗设计以降低处理器的功率消耗。在Xillinx的Virtex-4FPGA上验证满足协议功能要求,并在工作电压为1V,时钟为1.92MHz时,功耗仿真结果为9.9μW,很好的完成了低功耗电子标签的基带处理器设计。     

UHF RFID标签基带处理器的低功耗设计

随着超高频RFID标签的应用越来越广泛,在提高其性能上的需求也越来越迫切.对于无源标签,工作距离是一个非常重要的指标.要提高工作距离,就要降低标签的功耗.着重从降低功耗方面阐述了一款基于ISO18000-6 Type C协议的UHF RFID标签基带处理器的设计.简要介绍了设计的结构,详细阐述了各种低功耗设计技术,如动态控制时钟频率、寄存器复用、使用计数器和组合逻辑代替移位寄存器、异步计数器、门控时钟等的应用.结果证明,这些措施有效地降低了功耗,仿真结果为在工作电压为1 V,时钟为2.5 MHz时,功耗为4.8 μW;目前实现了前三项措施的流片,测试结果表明工作电压为1 V,时钟为2.5 MHz时,功耗为8.03 μW.     

基于ISO/IEC18000-6标准的射频识别系统的FPGA设计及实现

介绍了ISO/IEC18000-6标准以及基于此标准的通信协议。提出了基于FPGA的900MHz射频识别(RFID)系统数字逻辑部分的实现方法,包括曼彻斯特码的编解码、信号的处理和发送以及反碰撞技术等。该方法具有处理速度快,电路形式简单,移植方便等优点,适合工程应用。     

XTEA加密算法在超高频RFID芯片上的实现

随着RFID系统在自动识别领域的广泛应用,各种安全问题逐渐显露,对于低成本RFID系统,尽可能降低硬件电路开销是降低成本的关键.选择XTEA算法作为安全验证过程中的加密算法,并将其嵌入ISO18000-6C协议.在设计过程中,考虑了4种不同的方案,针对时间、面积和功耗进行了优化,最终实现的加密电路等效规模约2 600门,在时钟频率为250 kHz时,使用5鹏即可完成安全机制中的认证操作.用Primepower对电路进行功耗分析,功耗约为16.3 μW.     

超高频RFID标签的数字电路设计

在研究读写器和射频标签通信过程的基础上,结合EPC C1G2协议以及ISO/IEC18000-6协议,采用VHDL语言设计出一种应用于超高频段的射频标签数字电路.对电路的系统结构和模块具体实现方法进行了描述.基于0.18 μm CMOS工艺标准单元库,采用EDA工具对电路进行了前端综合和后端物理实现.给出的仿真结果表明该电路符合协议要求,综合后的电路规模约为11000门,功耗约为35 μW.该电路可应用于超高频段的各种RFID标签的数字部分.     

超高频RFID读写器基带处理器的设计

为实现单芯片的超高频读写器,提出了一种读写器基带处理器的设计方案.设计采用了微处理器IP核在AFS600上搭建一个读写器数字基带,在原本不支持调试模式的微处理器上扩展了片上调试功能,为集成开发环境Keil开发出动态链接库实现了对数字基带的在线调试.为实现ISO/IEC 18000-6C协议,用硬件实现了收发通路原型,并在AFS600平台上完成了FPGA验证.设计采用TSMC 0.25 μm Embedded Flash工艺完成了芯片的版图设计.该基带处理器实现了读写器基带和标签的正常通信,为最终实现单芯片读写器创造了条件.     

无源UHF RFID芯片中低功耗基带处理器的设计

对UHF RFID标签芯片的数字基带处理器结构及工作原理进行了分析。该基带处理器兼容ISO18000-6C协议。采用一系列先进的低功耗技术,如门控时钟技术、减小工作电压、降低时钟频率等,以降低无源射频识别标签的功耗。整个标签芯片采用TSMC 0.18μm 1P5M嵌入式EEPROM混合CMOS工艺实现。测试结果表明,该芯片正常工作的最低电压仅为1 V,平均电流为6.8μA,功耗为6.8μW,面积仅为150μm×690μm。     

Design of Reader Baseband Receiver Structure for Demodulating Backscattered Tag Signal in a Passive RFID Environment

In this paper, we present a demodulation structure suitable for a reader baseband receiver in a passive radio frequency identification (RFID) environment. In a passive RFID configuration, an undesirable DC‐offset phenomenon may appear in the baseband of the reader receiver, which can severely degrade the performance of the extraction of valid information from the received tag signal. To eliminate this DC‐offset phenomenon, the primary feature of the proposed demodulation structures for the received FM0 and Miller subcarrier signals is to reconstruct the signal corrupted by the DC‐offset phenomenon by creating peak signals from the corrupted signal. It is shown that the proposed method can successfully detect valid data, even when the received baseband signal is distorted by the DC‐offset phenomenon.     

符合ISO/IEC 18000-6C标准的UHF RFID读写器设计

在超高频段,ISO/IEC 18000-6标准中6B多用于交通领域,而6C主要用于物流、生产管理和供应链管理领域.分析了ISO/IEC 18000-6 C标准,基于此标准设计了一种超高频射频识别读写器.详细阐述了读写器的软硬件设计,其中硬件设计主要包括射频发送电路、射频接收电路和数字基带处理电路.读写器软件设计中叙述了整体设计结构、基于概率、槽计数器的防冲突算法、发送接收链路的数据编解码设计、16 bit CRC校验以及读写器对标签操作命令流程.