基于矩阵表示的CMOL电路容错映射

针对存在缺陷的CMOS/纳米分子混合(CMOS/nanowire/MOLeclular hybrid, CMOL)电路的单元容错映射问题, 提出一种基于矩阵表示的CMOL电路容错映射方法. 首先, 将逻辑电路和CMOL电路建模为矩阵表示; 然后采用文化基因(memetic)算法进行矩阵间可匹配字符的搜索, 采用小矩阵元值优先匹配的策略完成单元缺陷容忍映射. ISCAS测试电路的实验结果表明, 与已有方法相比, 本文方法在求解速度上有36.98%的提升.     

基于单元分类的CMOL常开缺陷单元容错映射

CMOS纳米分子混合电路(CMOS/nanowire/MOLeclular hybrid circuits, CMOL)在制造过程中会引入较高缺陷率, 从而导致可用映射资源的减少. 针对由此产生的映射困难问题, 本文采用单元分类思想, 对部分缺陷单元加以利用, 以增加可映射单元数, 进而提高映射成功率. 首先根据单元缺陷类型的差异, 将缺陷单元分为可用和不可用两类进行标记, 然后对可用缺陷单元加以利用, 并采用改进的进化算法完成单元容错映射. 实验结果表明, 与已有方法相比, 新方法在运行效率和成功率上分别得到了19.17%和30.14%的提升.     

基于library-free映射的电路面积快速优化算法

针对library-free映射过程中常用的动态规划算法在求解大电路时覆盖时间过长的问题,提出了一种将动态规划与遗传算法相结合的混合优化算法,用于平衡求解速度和求解质量,并利用“与/或/非”图和逻辑努力实现基于MOS晶体管的电路的面积估算.MCNC电路的测试结果显示,相较于动态规划,混合算法求得的最优解在面积平均增加不到1%的情况下,求解时间可节省35%以上.     

基于虚拟单元映射的电路面积优化算法

相比较于标准单元库映射,library-free映射中采用的动态生成的虚拟单元,具有更大的灵活性,因而在电路面积优化上往往可以取得更好的效果.本文提出的基于虚拟单元的面积优化算法包括面积估算和覆盖策略两部分.在面积估算上提出了基于n元树和逻辑努力的虚拟单元的CMOS电路实现及面积估算方法.在覆盖策略上提出了一种带有局部寻优策略的离散粒子群优化算法.MCNC测试电路的实验结果表明,相比较于标准单元库映射,对于绝大多数电路,本文给出的算法可以使电路面积得到进一步的优化.     

基于Majority逻辑门映射的电路面积优化

提出了一种采用三输入Majority逻辑门(M门)和反相器实现电路逻辑功能的电路面积优化算法.该算法首先用动态规划策略完成电路的AIG(And-Inverter Graph)切割,然后通过搜索适合M门覆盖的AIG子结构以及与门和M门之间的等效替代,将AIG转换为适合M门映射的MIG(Majority-Inverter Graph),最后用Ω法则和Ψ法则对MIG进行简化,得到节点数更少的MIG,从而实现基于M门映射的电路面积优化.优化算法用C语言实现,并用MCNC电路测试.结果表明,相比于逻辑综合工具ABC的结果,用M门映射后电路面积可得到平均约12%左右的优化.     

空时自适应处理任务在并行系统中的映射

与传统并行计算研究对象不同的是,空时自适应处理(STAP)的各阶段是由多个相同的、可分离的任务组成.针对该特点,提出了任务映射的一种新描述,给出了便于任务映射的相关定理,进而提出了一种启发式映射算法.实验结果表明,该方法可以在满足一定吞吐率的要求下,减少所需的处理器数目.     

基于改进的LUT乘法器的FIR滤波器设计

针对目前FIR数字滤波器消耗面积较大、运行速度较慢等问题,在APC-LUT (antisymmetric product coding,APC)方法实现乘法器基础上,提出了一种改进型查找表(lookup table,LUT)架构δ-LUT实现乘法器,省去了地址线的编码电路,控制电路简单易行;进一步,在δ-LUT的基础上,提出了改进型的LUT架构β-LUT实现乘法器,使FIR滤波器的功耗和面积等性能得到大幅度提高.进一步介绍了在输入位宽较大时通过查表操作的LUT分解方法可降低LUT的规模.采用Synopsys公司的Design Compiler,并结合TSMC 130 nm的单元库,对LUT进行综合改进,结果显示,改进后的LUT实现的FIR数字滤波器,其ADP节省达60%,功耗节省达58%.     

基于分段位向量编码的XML文档到关系存储

将XML数据与关系数据库结合是非常有意义的工作,而将XML文档存储为关系表一直是数据库领域研究的热点问题,文中提出了分段位向量编码的方案,得到了效率更高的映射模型。基于分段位向量编码方案,探讨了如何将任意大小的XML文档到关系存储的基本原理,并给出了相应的算法。     

基于树形Mux的逻辑电路优化

为实现用case语句描述的逻辑电路的面积和延迟优化,提出了一种基于树形Mux的逻辑电路优化方法.该方法先将case语句转换为树形Mux,通过合并case语句实现Mux树中Mux门的个数和层级减少,并通过化简地址逻辑实现地址再编码电路的精简,进而实现映射后电路面积与延迟的优化.提出的算法使用C++语言实现,电路面积和延迟优化结果由常用学术开源EDA工具abc,结合国内EDA公司提供的映射库得到.实验结果表明,相比于abc工具,使用该方法得到的面积和延迟优化分别提升了26%和21%.     

基于分支限界的关键路径求解算法

提出一种基于分支限界的关键路径求解算法,将电路拓扑结构表示成有向带权网（WOEN）,寻找汇点,使节点到汇点的最大路径时延为该节点分支限界的最小限值,剪去违反分支限界最小限值的局部非关键路径的连接边以化简WOEN.新算法采取节点最大时延链表的存储结构,使得WOEN的存储空间、关键路径计算空间以及计算结果的存储空间共享同一存储空间.算法用C语言实现,并在ISCAS标准电路上加以测试.结果表明：新算法比现有算法所需的存储空间更小,求解关键路径的速度更快.     

含无关项布尔函数的对称变量检测算法

为简化布尔函数中12类对称变量的检测过程,提出了含无关项布尔函数基于最小项展开系数的对称变量检测算法.该算法通过判别布尔函数有序特征值矩阵的约束条件以实现对称变量的快速检测.应用结果表明,与现有方法相比,算法在适用的布尔函数变量数、检测类型、检测含无关项布尔函数和检测过程的复杂度方面表现较优.     

基于混合技术的时序电路等价性验证

时序电路的等价性验证比组合电路更复杂,尤其是状态变量多的电路;一种有效方法是通过寄存器匹配,将部分时序电路验证转化为组合电路验证问题,降低验证的复杂度.因此,提出了一种结合多种方法的时序电路等价性验证算法,该算法结合随机仿真、局部BDD、寄存器匹配以及状态遍历.算法中的随机仿真和寄存器匹配技术能对寄存器作快速匹配,局部BDD技术减少了内存爆炸的可能,状态遍历可对电路进行最后的输出验证.实验结果表明：此算法能更快对电路进行验证.     

基于GPU加速的遥感影像金字塔创建算法及其在土地遥感影像管理中的应用

摘要：为提高单个计算节点创建影像金字塔的速度,本研究首先将GPU并行技术用于加速影像重采样算法.影像重采样算法是影像金字塔创建算法的核心步骤,由于金字塔创建过程中数据量会不断发生变化,而数据量的大小直接影响GPU重采样算法效率.提出了一种基于阈值的金字塔遥感影像创建算法,算法将GPU并行与CPU串行遥感影像重采样算法结合,在创建影像金字塔时,依据阈值动态选择不同的重采样算法,并将本算法应用到土地遥感影像金字塔管理中.实验采用大小为10371×7945的24位遥感影像进行测试,结果表明：①基于GPU的并行重采样算法的速度最快,是基于CPU串行重采样算法的10倍;②采用本文算法创建金字塔速度是ArcGIS9.3创建金字塔速度的3倍以上.     

逻辑函数高阶布尔e偏导数求解算法的实现

针对已有方法在求解布尔e偏导数时只能解决小规模电路的问题,提出了一种基于逻辑函数不相交运算的大函数高阶布尔e偏导数的求解算法.该方法将逻辑函数转化为不相交乘积项的集合,用逻辑函数的不相交运算替代布尔e导数运算中的逻辑“与”运算;并将不包含待求导变量的乘积项拆分出来,不参与布尔e导数运算,以达到降低算法复杂度、提高算法速度的目的.提出的算法用C语言编程实现,并用MCNC测试电路进行了测试.实验结果显示,本算法能快速实现大函数高阶布尔e偏导数的求解,求解效率与参与不相交运算的乘积项数量有关,但对输入变量的数量不敏感.     

IPv6中解决Anycast扩展局限性的一种安全通信模型

针对目前在IPv6环境下实现Anycast服务的通信模型存在的扩展局限性与安全性问题，提出了一种新的Anycast通信模型．该模型采用了全新的、以Anycast组成员的当前会话数以及综合处理能力等参数为度量单位的Anycast通讯方式，并且结合密钥管理技术，不仅解决了Anycast的扩展局限性与安全问题，同时也实现了Anycast组成员的动态加入与注销，以及Anycast组成员信息的分布式维护与处理，从而实现了均衡负载功能，最重要的是此模型可以支持大规模的Anycast组的建设．该模型在IPv6模拟环境下的实验数据充分论证了其可行性和有效性．     

降低OFDM系统峰均比的一类改进算法

提出一类改进型算法来解决传统选择映射法不能完全抑制高PAPR信号的出现以及运算量很大的问题,从而保证OFDM系统能有较低的PAPR及其OFDM技术的实用性．新算法是一种结合了限幅法和改进SLM算法的复合型算法,计算机仿真结果证明：新方法不仅有效降低了OFDM系统的PAPR,而且运算量小,系统性能基本不受影响．     

基于遗传算法的片上网络低功耗映射

随着片上网络(Network-on-Chip)集成度的提高,功耗逐渐成为设计的焦点.本文提出了一种在延时约束条件下,基于遗传算法的片上网络通信链路的低功耗映射算法.该算法使用数组方式编码染色体,并采用非常规码的交叉和变异运算因子.它充分利用遗传算法的群体优势,能快速有效地对通信功耗作优化.实验表明,该算法能平均减少50%左右的通信功耗.