共查询到20条相似文献,搜索用时 0 毫秒
1.
2.
通过具有各种串联电路的MOS电容的分析测试表明:串联电阻引起MOSC-V特性畸变,失真,并与介质膜电容大小有关;串联电容使MOSC-V特性严重不稳定;而当存在电容和电阻并联的串联电路时,即使串联电路中的电阻高达1KΩ以上,只要其并联的电容远大于介质膜电容,这个串联电路的影响就可以抱略不计。也测试分析了硅衬底参数和测试环境对MOSC-V特性的影响。指出了改善测试分析准确性的各种有效途径。提出了MOS 相似文献
3.
制备出6~7nm超薄栅NMOSFET。通过对器件性能的研究发现,适当条件下N2O制备的超薄SiOxNy膜比SiO2膜更适合ULSI的应用。 相似文献
4.
5.
一、概述 随着亚微米工艺的日趋成熟,MOS集成电路的集成度也随之大幅度提高,所用的SiO_2在不断地减薄。例如,64KDRAM(动态随机存贮器)的氧化层厚度为30~40nm,256KDRAM的氧化层厚度为15~25nm,1MDRAM和电可擦可编程序唯读存贮器(EEPROM的氧化层厚度小于10nm。如图1所示。 氧化层不仅可用作MOSFET的栅介质,还可构成动态存贮器的存贮电容,并提供器件之间的隔离层。随着集成度的提高,芯片面积不断增大,器件尺寸按比例缩小,栅介质的不稳定和击穿等成为MOS集成电路失效的主要原因。例如,在EEPROM中,隧道击穿是导致其疲劳损坏的主要原因。因此,了解、分析、提高超薄栅介质的稳定性与可靠性是十分必要的。 相似文献
6.
7.
根据压电效应模型,本文详细研究了压电电荷对GaAs MESFET沟道与衬底界面耗尽层的影响。认为正压电电荷比负压电电荷所引起的阀值电压漂移大,较好解释了(100)衬底上沿[011]和[011]取向的GaAs MESFET阈值电压非对称反向漂移的现象。 相似文献
8.
本文介绍了几种新颖的微电子测试结构及其应用,诸如栅氧化物可靠性评估、薄介质层击穿以及预示MOS绝缘层的边缘效应.同时讨论了超薄栅介质层的可靠性. 相似文献
9.
10.
11.
12.
以等效氧化层厚度(EOT)同为2.1nm的纯SiO2栅介质和Si3N4/SiO2叠层栅介质为例,给出了恒定电压应力下超薄栅介质寿命预测的一般方法,并在此基础上比较了纯SiO2栅介质和Si3N4/SiO2叠层栅介质在恒压应力下的寿命.结果表明,Si3N4/SiO2叠层栅介质比同样EOT的纯SiO2栅介质有更长的寿命,这说明Si3N4/SiO2叠层栅介质有更高的可靠性. 相似文献
13.
以等效氧化层厚度(EOT)同为2.1nm的纯SiO2栅介质和Si3N4/SiO2叠层栅介质为例,给出了恒定电压应力下超薄栅介质寿命预测的一般方法,并在此基础上比较了纯SiO2栅介质和Si3N4/SiO2叠层栅介质在恒压应力下的寿命.结果表明,Si3N4/SiO2叠层栅介质比同样EOT的纯SiO2栅介质有更长的寿命,这说明Si3N4/SiO2叠层栅介质有更高的可靠性. 相似文献
14.
15.
本文介绍低温生长的薄LPCVD二氧化硅膜经短时间热退火后,热氮化后的物理及电学性质。与热生长二氧化硅膜性质进行比较,结果表明,LPCVD二氧化硅膜许多性质优于热生长二氧化硅膜。适合做MOS晶体管的栅介质。文中重点指出,小于10nm的超薄的LPCVD二氧化硅膜经快速热退火或热氮化后做MOS晶体管的栅介质,其电学特性优于热生长二氧化硅膜做栅介质的MOS晶体管。在低温器件及超大规模集成电路中有广泛的应用前景。 相似文献
16.
超薄氮氧化硅(Sio_xN_y)栅NMOSFET中GIDL效应的研究 总被引:1,自引:1,他引:0
MOSFET栅介质层厚度的减薄使栅致漏极的泄漏(GIDL)电流指数增强,本文报道N2O中退火SiO2(两步法)生成超薄(5.5nm)氮氧化硅(SiOxNy)栅NMOSFET中的GIDL效应,包括器件尺寸、偏置电压和热载流子效应的影响.发现GIDL在一定的偏置下成为主要的泄漏机制,且陷阱电荷和界面态对其具有显著的调制作用.二维器件模拟结果指出,与SiO2栅NMOSFET相比,LDD掺杂结构使SiOxNy栅NMOSFET的GIDL进一步增强. 相似文献
17.
18.
19.
20.