用于超小型快速截获接收机的频率合成器

该文针对超小型快速截获接收机的需求，研究了锁相式频率合成技术，采用宽带锁相环和电压预置法来提高频率捷变速度，同时，采用带阻滤波器，相位补偿电路来改善宽带锁相环的杂散性能和稳定性。     

分数环频率合成器中的相位补偿原理

本文在介绍分数环工作原理的基础上,分析了分数环中的相位补偿原理,提出了实现方法。     

多环锁相频率合成器的设计

本文设计了一种多环锁相频率合成器。多环锁相环路有直接数字频率合成（DDs）环路和锁相频率合成环路（PLL）组成。充分利用两个不同环路的优点．既保证了高的输出频率,又得到了较高的频率分辨率。     

一种新的频率合成方法

提出了一种新的频率合成方法，该方法的基本思想是，按照一种特定算法，对于每一个所需的输出频率，对数字锁相环的可程控反馈分频器设置一组不同的分频系数，以使环路鉴相器输出端干扰的频率与频率分辨率相互独立，从而便可同时获得高的频率分辨率和较大的环路带度。     

直接数字频率合成器镜像频率的应用

直接数字频率合成器作为一种全数字器件,应用起来十分方便,但其输出的频率上限较低,使它在应用上受到了一定的限制.对直接数字频率合成器进行研究分析基础上,扩展其频率输出上限,具有十分重要的意义.介绍了直接数字频率合成器的基本原理,分析了理想情况下它的输出频谱,提出一种利用直接数字频率合成器镜像频率来提高输出频率上限的方法,并通过理论分析及仿真实验来给予验证.实验结果证明,通过加入带通滤波器和放大器可以提取出稳定的镜像频率进而利用.     

一种双环锁相频率合成器的研究

频率合成器对现代雷达性能有着重要的影响,文章介绍了一种S波段数字锁相频率合成器的实现,该合成器采用了主辅环双环锁相设计,降低了环路等效分频系数,有效解决了合成器相位噪声、频谱纯度、宽频带和微型化等综合性问题,成本低廉,综合性能优良;文章对主、辅环路相位噪声进行了分析、计算;最后给出了研究结果.该合成器已应用于现代多普勒雷达系统.     

FPGA在频率合成器中的应用

采用现场可编程门阵列(FPGA)基于小数分频器的原理,实现直接数字式频率合成器(DDS)。给出频率合成器的结构和实现方法,推导出输出频率与基准频率之间具有线性函数的关系。这种频率合成器具有高的频率稳定度、准确度和分辨力,通过单片机可以设置和显示所需的输出频率,使用非常方便。     

直接数字式频率合成器

本文详细介绍了直接数字式频率合成器的工作原理、组成框图和它的主要性能，并介绍了有关集成电路芯片。     

单片机控制的频率合成器

本文介绍 MCS-48系列8749单片处理器控制的频率合成器,详细讨论吞脉冲程序分频器技术及其关键部件——计数控制逻辑电路 CE12014,指出调试中应注意的问题和测量的主要指标.     

一种低杂散可快速扩频的频率合成器的设计与实现

将DDS和PLL技术在频率合成方面的优缺点相结合,设计实现了低杂散、快变频、可数字扩频的频率合成器,其测试结果及频谱图均优于传统的PLL频率合成器或单纯的DDS频率合成器.     

一种宽频带捷变频雷达频率合成器

应用大规模集成数字锁相环芯片，高性能晶振源，频率数字快捷电路，经过相位噪声分析和合成器优化设计，研制成功了具有工作频率高，输出频带宽，频率捷变快，相位噪声低，功率大，杂散低，抗干扰能力强和体积小的捷变频雷达频率合成器，满足了新一代雷达的要求。     

一种X波段宽带快速跳频频率源

针对快速跳频和低杂散的要求,提出一体化频率源设计方法,综合考虑了高速鉴频鉴相、大环路带宽设计和系统级直接数字合成(DDS)频率规划.利用这种设计方法,采用DDS激励快速锁相环(FL-PLL)结构,成功设计并实现了一种宽带快速跳频X波段频率源.实测结果表明,其输出频带为10.5～11.5 GHz;在极端1 GHz频率跳变条件下,正向跳频时间为0.42μs,负向跳频时间为0.30μs;无失真动态范围为—61.3 dBc;相位噪声为—100dBc/Hz@1kHz;最小跳频间隔为12 Hz.     

数字频率综合器微机控制系统的研制

本文介绍一种新型数字频率综合器的微机控制系统,给出了监控程序、服务子程序及程序流程图.它解决了数字频率综合器输出信号频率的自动控制问题,能输出各种形式的信号频率.此系统具有结构简单、可靠性高、操作方便等优点.     

伪随机序列捷变频跳频频率合成器的研制

研究一种跳频通信机低杂散、低相噪快速捷变频率合成器的实现途径。该合成器采用DDS芯片（AD9852）激励PLL（Q3236）的方案,控制单元采用TI公司的DSP芯片TMS320C31,将DDS极高的频率分辨力与锁相式频率合成器较高的工作频率结合起来,获得了更高的频率合成性能,其主要技术指标为：相位噪声小于-100dB/Hz（偏离载频1kHz处）,杂散电平小于-60dB。     

频率合成新技术及其应用

分析了锁相频率合成、直接数字式频率合成和混合式频率合成新技术,阐述了频率合成技术的新进展及发展趋势,介绍了频率合成技术在现代通信与电子系统中的各种应用。     

全数字化锁相倍频器的设计

提出了一种高速、高精度、全数字化电路的锁相信频器的设计，该锁相倍频 器对于切换的输入信号能保证在两个周期内锁定。对于变频信号，其频率跟踪速度也 快。在环路中使用了单片机以对输入信号的频率变化进行预测，从而进一步提高其跟踪 精度。     

基于MC145156-2的PLL频率合成器设计与实现

介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片MC145156-2的工作特性,并给出了集成锁相环芯片MC145156-2的一个应用实例.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10~(-7).     

直接数字式频率合成器的频谱分析

该文着重研究了直接数字式频率合成器（ＤＤＳ）的频谱特性，以相位误差序列和波形误差序列为出发点，导出了相位截断与幅度量化所引入的最大杂散电平的计算公式，同时采用快速Ｆｏｕｒｉｅｒ变换对ＤＤＳ进行了谱分析，得到杂散与相位累加器字长、有效相位字长、Ｄ／Ａ位数的关系，为研制低杂散ＤＤＳ提供了一定的理论依据。     

L波段跳频频率合成器

直接数字式频率合成器具有频率分辨力高,相位噪声低,频谱好的优点利用该优点与倍频链相结合,成功设计了一实用电路,解决了单用DDS技术工作频率偏低的缺陷．满足了工作频率高,跳交频带宽,具有高精度频率分辨力,频谱质量好的要求．该电路应用芯片从AD9854完成L波段跳频频率合成器方案的设计．具有结构简单,体积小,工作稳定可靠,使用维护方便的特点．     

锁相环频率合成器

阐述了锁相环的电路结构和工作原理,并给出一种由集成锁相环CC4046构成的频率合成器设计方案．