基于CPLD的序列信号检测器设计与实现

采用EDA(Electronic Design Automation)技术和可编程逻辑器件进行通信系统的设计已经得到了越来越广泛地应用。通过用VHDL硬件描述语言和Altera公司生产的复杂可编程逻辑器件(Complex Programmable Logic Device)EPM7032LC44—6设计序列信号检测电路的过程，详细介绍了Max plusⅡ集成开发软件在现代数字系统设计中的应用，并对使用该软件开发设计平台进行设计时每一步容易出现的问题进行了详细讨论。     

EDA设计快速入门

随着电子技术的发展,可编程逻辑器件成为电子设计中常用的技术,有许多读者发邮件或写信,希望本刊增加这方面的内容。本刊从今年开始,将“相约单片机”栏目改为“单片机与可编程逻辑器件”,并特约东北大学的杜玉远老师撰写系列文章,以使读者对其有一基本的认识。     

用CPLD设计数字滤波器

数字滤波器是数字信号处理的主要内容，也是数字化接收机的关键部分。常规的数字滤波器主要应用在声像处理等工作速度较低的情况下，要得到较高的工作频率或较宽的带宽就要使用专用集成电路（ASIC），介绍了一种用CPLD器件设计低通滤波器的方法和实例。     

CPLD器件在雷达模拟信号源设计的应用

雷达系统的机内自检与测试（BIT）是现代雷达设计中不可缺少的一项功能,雷达模拟信号源是雷达自检与测试系统的重要组成部分。介绍了一种雷达模拟信号源设计实例,它采用Altera公司的可编程逻辑器件EPF10K50EQC240及MAX＋PLUSⅡ开发系统实现。由于采用该器件,简化了电路设计,减小了设备体积,同时也使设备的可靠性和设计的灵活性大大提高。     

基于CPLD的数字系统设计

介绍了应用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法,说明基于CPLD器件进行数字系统设计的特点、VHDL设计流程,重点介绍了在数字系统设计中,采用CPLD设计是一种基于芯片的、层次化、自顶向下的方法。以数字频率计设计为例,说明基于可编程逻辑器件的数字系统设计的方法。     

交通灯控制器设计:FPGA/CPLD实现小型数字系统的应用分析

以交通灯控制器设计为例,系统地阐述了用FPGA／CPLD实现数字电路的设计过程,展示了FPGA／CPLD的强大功能和非凡特性。     

用单片机配置CPLD器件

介绍了ALTERA公司的可编程逻辑器件的上电配置方式,着重介绍了采用MSP430F1121单片机和串行EEPROM组成的配置板的设计方法。并对多电压配置和加快配置速度的方法进行了讨论。     

基于CPLD的复杂脉冲产生器设计方法

复杂可编程逻辑器件(CPLD)的出现使一些复杂、繁琐的数字逻辑电路更加容易实现，并且随着CPLD集成度的提高，广大EDA设计师们越来越多地使用他去设计数字电路。通过利用复杂可编程逻辑器件CPLD和其软件开发平台Max PlusⅡ实现一变周期、变占空比的复杂脉冲产生器为例，证明了用CPLD设计复杂数字逻辑电路的便捷性。     

现代数字系统设计中的CPLD技术

ＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）是新型的可编程逻辑器件,是在ＡＳＩＣ（ＡＰＰｌｉｃａｔｉｏｎ Ｓｐｅ－Ｃｉｆｉｃ ＩＣ）设计的基础上发展起来的,在 ＡＳＩＣ设计方法中,通常采用全定制和半定制电路设计方法,但设计完成后如不能满足要求,还要重新设计再验证。这样不但会导致设计开发周期变长,产品上市时间难以保证,而且会增加产品开发费用。ＣＰＬＤ兼容了ＰＬＤ和通用门阵列的优点,具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点,可实现较大规模的电路。与门阵列等…     

XC9500系列CPLD在数字系统设计中的应用

XC9500是Xilinx公司推出的CPLD器件，在数字系统设计中的应用非常广泛。详细分析了XC9500系列CPLD的特点、结构及功能，并总结了如何在设计考虑器件电源、频率方面的要求，以使CPLD设备达到最优性能。     

可编程逻辑器件在数电实验中的应用研究

针对现阶段高校的数电实验装置功能单一、只能进行中小规模的实验且实验接线数量众多易增加实验故障的状况,提出了将可编程逻辑器件结合单片机应用到实验中这一观点,此举将能极大地解决上述的问题。     

CPLD设计技术中的LPM应用

本文首先介绍了ＣＰＬＤ器件的特点及应用开发方法，然后着重讨论了ＬＰＭ的使用，并给出了一个具体应用实体。     

基于CPLD的可编程数字频率计的设计

采用美国Iattice公司生产的在系统可编程（ISP）大规模集成逻辑器件（CPLD）ispLSI 1032芯片实现可编程数字频率计的设计，其设计方法简便，高效，无风险，且能提高系统的可靠性及灵活性。     

一种基于FPGA的数字秒表设计方法

文中介绍了一种基于FPGA的数字秒表设计方法。采用VHDL硬件描述语言,运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。最后经实验验证,该数字秒表计时准确,输入信号能准确控制秒表运行。系统所采用的自上而下的模块化设计方法,对于其他复杂的系统设计也有很强的借鉴意义。     

基于CPLD器件的复杂信号发生器的设计与实现

讲述了采用单片机串行通信实现远距离程控信号发生器,以及复杂可编程门阵列器件实现复杂信号发生器的结构和功能设计。     

基于FPGA/CPLD设计与实现UART

UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA／CPLD器件设计与实现UART。     

用ispGDS器件解决复杂的建立时间问题

在逻辑复杂的大型数字电路设计调试过程中,通常遇到各种逻辑器件的建立时间不一致的问题。在数据总线呈流水线结构、被多个器件定时锁存、穿越不同长度路径并多次缓存驱动的情况下,根据各种器件的建立时间来推算时钟的延迟将是一桩烦琐的事情。一般可采用多相时钟和或多频时钟的方法来解决此类问题,但这种方法会导致时钟变形的问题。     

基于CPLD的可编程数字频率计的设计

采用美国Lattice公司生产的在系统可编程 (ISP)大规模集成逻辑器件 (CPLD)ispLSI 10 32E芯片实现可编程数字频率计的设计 ,其设计方法简便、高效、无风险 ,且能提高系统的可靠性及灵活性。     

CPLD在低复杂性设计方面向PLD提出挑战

在系统设计方面,已到了复杂性程度或所用的芯片数需要对所用技术进行重新评估的时候。就采用低复杂性PLD的设计人员来说,总是把眼光偏向一方,试图确定更加复杂的CPLD是否能用来替代多个复杂性较低的器件,且不放慢系统的速度。在适用的情况下,这种替代方案会缩减系统芯片数和成本,而不会降低系统性能。 CPLD正在开始成为一种用来替代目前仍然由很多设计人员使用的PAL/GAL级PLD的器件。当然,目前有(将来有)很多只用一、二个PLD的场合,从经济角度考虑、几乎没有什么使用CPLD的刺激力量。但是,有更多的系统采用6个以上的快速PLD,这些系统就可能因从PAL/GAL转移到CPLD而受益。用多个PAL/GAL做成的电路所拥有的资源一般要多于必不可少的资源,因为各种功能都是分配给多个芯片。 通过多个互连器件处理信号而增