共查询到19条相似文献,搜索用时 62 毫秒
1.
基于LVDS总线的高速长距数据传输的设计 总被引:1,自引:0,他引:1
采用无信号调节功能的低电压差分信号LVDS(Low-Voltage Differentical Signaling)器件接入通信设备,其电缆长度一般为几米:但采用具有驱动器预加重功能和接收器均衡功能的LVDS器件.其电缆长度可达数百米.采用LVDS接口器件的系统如果需长距离传输数据,可采用电缆驱动器[1].该系统采用DS92LV1023和DS92LV1224型的LVDS器件与驱动器件CLC006和CLC014相配合,可实现传输300米的距离.该系统设计已投入使用,其性能可靠工作稳定. 相似文献
2.
LVDS远程传输中继电路的设计应用 总被引:1,自引:0,他引:1
为了解决LVDS信号在远程传输过程中(一般大于100m时)出现的信号衰减、丢数、误码等问题,延长系统间信号传输的距离,提出了一种基于DS92LV18LVDS串行/解串器的中继电路的设计。该中继电路通过接收LVDS信号,并对其进行解串后再次串化输出,实现对信号的加强,从而延长信号传输的距离,并提高信号传输的可靠性。该设计采用FPGA作为中心逻辑控制模块。实际测试结果表明,该电路能很好的解决信号在远程传输过程中出现的上述问题,且该电路体积小巧,连接方便,具有较强的实用性。 相似文献
3.
基于LVDS的高速数据传输系统的设计 总被引:3,自引:0,他引:3
针对数据传输系统速度、距离和稳定性等要求的不断提高,提出了一种基于低振幅差分信号技术(LVDS,Low Voltage Differential Signaling)的长距离高速串行数据传输系统。该系统结合LVDS技术速度快、抗干扰性强、功耗低的特点以及光纤通信容量大、传输距离远的特点,采用光纤来传输LVDS信号,解决了数据传输系统遇到的这些难题。对数据传输系统的设计分别从设计方案、硬件实现两方面进行了详细研究和描述,并解决了数据在传输过程中遇到的采集速度、LVDS传输速度、光纤通信速度和USB传输速度不匹配的问题。 相似文献
4.
5.
针对数据在高速远距离传输中存在可靠性低的问题,提出了一种带CRC校验的高速长线LVDS数据传输系统设计。该设计以LVDS作为高速数据传输接口,在硬件电路设计上加入均衡电路,补偿数据远距离传输损耗,并在逻辑设计上加入CRC检错码,将反馈纠错机制(ARQ)运用在传输系统中,提高数据传输的可靠性,同时改进传统反馈纠错机制工作方式,降低数据带宽损耗,保证数据高速传输。经试验验证,该系统工作稳定,串行数据以400Mb/s的速率,在由4段10m屏蔽双绞线组成的40m传输线上可实现零误码率传输。 相似文献
6.
7.
针对高速长线数据传输中可靠性低的问题,提出了一种均衡可靠性和高速传输的设计.设计中以LVDS作为传输高速接口,FPGA作为逻辑控制芯片,在硬件电路上加入均衡电路和软件程序上采用正反差错编码方式两方面提高传输可靠性.对总体设计方案和各电路模块进行了详细介绍和分析,以及对程序的实现进行了描述.最后给出了设计的试验结果,验证了本设计的传输可靠性. 相似文献
8.
10位BLVDS串化器DS92LV1023和解串器DS92LV1224的原理及应用 总被引:2,自引:0,他引:2
美国国家半导体公司推出的10位总线型低压差分信号芯片组DS92LV1023和DS92LV1224是实现芯片级,背板级高速通信想器件。文中介绍了DS92LV1023/1244芯片组的主要特性,工作原理和应用设计。 相似文献
9.
10.
针对传统接口技术的传输速度和存储速度慢且不稳定的问题,尤其在航天航空方面。本文提出一种应用LVDS接口技术提高数据传输速度的方案,采用PCM数据混合编帧,提高数据传输的可靠性,同时优化数据的存储方式。存储器件选用容量为4GB的三星公司NAND型FLASH—K9WBG08U1M,同时采用交错式双平面读写方式提高存储速度。结果表明,采用LVDS和交错式双平面编程相结合的方式,可以满足高速数据的传输和存储 相似文献
11.
12.
13.
提出了一种用于LVDS(Low Voltage Differential Signal)接收器的内置失效保护电路.它能在接收器输入开路、短路和接负载的三种情况下,使输出保持高电平状态,而不受这三种非正常输入的影响.着重分析了这种内置失效保护电路的电路结构以及工作原理,并给出了用Spectrc进行模拟验证的结果. 相似文献
14.
针对LVDS在航空测控领域的某特殊要求,研制开发了一种符合PCI总线规范的LVDS信号采集卡,该信号采集卡以FPGA为核心构建,具有本地存储大容量数据的能力,能够对高速大数据量的LVDS信号进行采集。同时在该信号采集卡的基础上这篇文章对无时钟LVDS信号的采集进行了深入研究,该数据采集卡可广泛应用于LVDS数据采集相关工程项目及研究生阶段的计算机接口技术的实验课程中。 相似文献
15.
在传统并行同步数字信号的数位和速率将要达到极限的情况下,开始转向从高速串行信号寻找出路,其中以低压差分信号(LVDS)应用最广泛。文中以基于FPGA设计的高速信号下载器为例,从LVDS的PCB设计,约束设置和信号完整性仿真等多方面研究LVDS信号的实现。 相似文献
16.
17.
设计了一个采用0.18μm1.8V/3.3V CMOS工艺制造的千兆比特数据率LVDS I/O接口电路。发送器电路采用内部参考电流源和片上匹配电阻,使工艺偏差、温度变化对输出信号幅度的影响减小50%;接收器电路采用一种改进的结构,通过检测输入共模电平,自适应调整预放大器偏置电压,保证跨导Gm在LVDS标准[1]要求的共模范围内恒定,因此芯片在接收端引入的抖动最小。芯片面积0.175mm2,3.3V电源电压下功耗为33mW,测试表明此接口传输速率达到1Gb/s。 相似文献
18.
介绍了以FPGA为核心基于LVDS接口的高速通信系统。系统通过FPGA将并行输入的信号组成特定的串行帧格式,并用LVDS接口发送。电缆驱动器及接收均衡器芯片用于加强系统远距离数据传送的能力,以保证200m同轴电缆的数据传输。系统使用串行同步方式传输,接收端首先通过时钟恢复芯片从串行数据帧中提取同步时钟,然后接收串行数据帧并恢复原信号。系统灵活性强、稳定性高,单路传输逮度高达120Mb/s。 相似文献