基于工艺参数扰动的IC参数成品率多目标优化算法

在芯片制造工艺中,参数扰动影响了集成电路（Integrated Circuit,IC）成品率,使不同参数成品率间存在着此消彼长的相互制约关系,而目前IC参数成品率优化算法却主要局限于单一优化目标问题。本文提出一种基于工艺参数扰动的参数成品率多目标优化算法。该算法针对漏电功耗成品率及芯片时延成品率,首先构建具有随机相关性的漏电功耗及芯片时延统计模型;随后根据其相互制约特性建立基于切比雪夫仿射理论的参数成品率多目标优化模型;最后利用自适应加权求和得到分布均匀的帕雷托优化解。实验结果表明,该算法对于具有不同测试单元的实验电路均可求得大约30个分布均匀的帕雷托优化解,不仅能够有效权衡多个优化目标间的相互制约关系,还可以使传统加权求和优化方法在帕雷托曲线变化率较小之处得到优化解。     

基于Copula理论的芯片多元参数成品率估算方法

当前芯片参数成品率研究主要局限于单一性能指标成品率估算或对多个单性能指标成品率进行均衡优化.针对此类方法易造成参数成品率缺失的问题,本文提出一种基于Copula理论的芯片多元参数成品率估算方法.该方法首先针对漏电功耗及芯片时延性能指标,构建具有随机相关性的漏电功耗及芯片时延模型;然后利用鞍点线抽样方法对漏电功耗及芯片时延的边缘分布概率进行求解;最后根据Copula理论得到准确的芯片多元参数成品率估算结果.仿真结果表明,相较于蒙特卡罗仿真,本文方法具有较高的仿真效率,仿真时间减少了12%以上,而且在不同国际电路与系统研讨会（International Symposium on Circuits and Systems,ISCAS）基准电路下,该方法与蒙特卡罗仿真结果的相对误差均保持在9%以内,能够在任意性能指标约束下,对芯片多元参数成品率进行有效估算,可为芯片设计人员提供同时考虑多个性能指标的参数成品率信息.     

纳米器件的表面预处理和成品率

近来,各种“后CMOS时代”的器件不断涌现,它们的用途广泛且发展潜力巨大。1针对这些器件的性能、表现学术界已经进行了大量的研讨,但是在器件生产制造以及提升成品率方面的研究却没有得到应有的重视。然而，如果期望在未来10年内这些器件能够由最初的研究阶段迈入发展阶段的活，相应的包括成品率提升、材料表面处理技术以及清洗技术等在内的可制造性研究会变得日益重要。     

成品率驱动的光刻校正技术

光刻校正技术已成为超深亚微米下集成电路设计和制光刻校正技术的基本原理以及在IC设计中使用这些技术需要注意的问题,为可制造性设计提供有价值的指导.     

Synopsys公司发布DFM新系列产品

Synopsys推出了具备工艺识别功能的可制造性设计（DFM）新系列产品PA—DFM，用于分析45nm及以下工艺定制／模拟设计阶段的工艺变异的影响。SynopsysPA．DFM系列的核心产品Seismos和Paramos可将制造变异信息反标回设计阶段，帮助定制IC（IP、标准单元、存储器和模拟线路）的设计人员优化布局并最大限度提高成品率。     

Synopsys公司发布DFM新系列产品

全球领先的电子设计自动化(EDA)软件工具领导厂商Synopsys推出了具备工艺识别功能的可制造性设计(DFM)新系列产品PA-DFM,用于分析45纳米及以下工艺定制/模拟设计阶段的工艺变异的影响。随着工艺尺寸的日益减小,先进硅技术将引起更多如应力工程的变异问题,这将越来越影响电路的性能。Synopsys PA-DFM系列的核心产品Seismos和Paramos可将制造变异信息反标回设计阶段,帮     

超深亚微米集成电路互连线几何变异提取方法

硅片上互连线几何变异提取对于超深亚微米工艺节点下集成电路可制造性设计研究开发极其关键.这里基于电阻和电容等电学测试结构相应的数学计算公式,阐述进行互连线几何变异提取的方法,分析所采用的测试结构与计算公式的可行性,讨论误差来源,提出仿真工作与测试芯片设计原则.目的在于解决工艺建模与寄生参数建模过程中电阻和电容变异之间紧密的空间相关性,从而易于建立用于集成电路参数成品率评估计算的可制造性设计模型.     

基于有意义扰动掩码的频谱预测解释方法

针对频谱序列预测问题中深度学习技术可解释性不足、现有方法解释效果不直观以及时间相关性难以体现等问题,提出了一种基于掩码方案的频谱预测解释方法。首先,生成与输入频谱数据同样大小的重要性掩码矩阵,通过显著图标注输入数据的重要性部分,获得对单一样本预测结果的可视化解释;其次,将解释问题转变为针对掩码的多目标优化问题,根据频谱数据的动态特性与相关性特点改进扰动方式,实现针对频谱预测问题的有意义扰动;最后,通过在优化目标中添加对时间步跳跃的惩罚项,体现了短的连续序列或者相邻时间步的时间相关性同样重要的先验知识。基于实测频谱数据的测试分析表明,所提的解释方法具有简洁直观和易于用户理解等特点。与基线方法相比,所标注的重要性部分凸显了中心频点和相邻频点的相关性。在性能恶化实验中,模型输出精度下降最多,平均绝对百分比误差(Mean Absolute Percentage Error,MAPE）指标平均分别比综合梯度方法、沙普利值采样和高斯扰动掩码方案高6.4%,26.2%和30.0%;在性能恢复实验中,模型输出精度改善最大,MAPE指标平均分别比前述三种对比方案低7.6%,32.2%和32.8%。     

可制造性的PCB设计规范

PCB设计是指电路版图的设计,通常是借助EDA软件来完成,是电子产品开发流程中非常重要的一个环节。目前,消费类电子产品的PCB元件组装绝大部分是由大型自动化设备完成,如何在高效生产中实现PCB元件装配的高品质易操作控制,每一位PCB设计工程师都应该在设计中考虑PCB的可制造性。     

DFM软件Trilogy 5000的介绍与应用研究

本文介绍了华尔莱科技(Valor)提供的DFM(Design for Manufacturing,可制造性设计)工具软件Trilogy 5000的功能,以帮助更多的设计、工艺人员了解DFM软件。同时阐述了一些该软件的应用技巧,希望对使用DFM工具的技术人员有所帮助。     

纳米工艺时代的可制造性设计

近几年来,DFM一直是全球EDA业界最热门的题材.从各家EDA公司的网页上进行了解,DFM可以是优化标准单元库的成品率.或是压缩版图.也有说是优化晶圆映射(WaferMapping),以至于平坦化填充.以及时序收敛.     

纳米级BiCMOS双极架构的可制造性设计

基于对小尺寸双极性器件特性的理论分析,对合理实现BiCMOS的架构模式进行了深入研究,完成了TSUPREM-Ⅳ与MEDICI接口的TCAD可制造性设计流程,实现了BiCMOS环境下集成化小尺寸器件管芯制程的全流程虚拟制造。器件基区宽度小于100nm,器件特性理想。     

超深亚微米与纳米级标准单元的可制造性设计与验证技术

当半导体工业进入到超深亚微米时代后,标准单元的设计面临着新的挑战.由于亚波长光刻的使用,图形转移质量将严重下降.在这种情况下,以集成电路的可制造性作为目标的"可制造性设计"方法在标准单元设计中变得至关重要.本文分析了超深亚微米与纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题,提出了相应的新设计规则和解决方案,完成了实际90nm工艺下标准单元的可制造性设计工作.同时,文中提出了包括光刻模拟、测试电路组等技术在内的单元可制造性设计和验证的流程.     

超大规模集成电路的可制造性设计

以Synopsys推出的TCAD软件TSUPREM-Ⅳ和Medici为蓝本,结合100nm栅长PMOSFET的可制造性联机仿真与优化实例,阐述了超大规模集成电路DFM阶段所进行的工艺级、器件物理特性级优化及工艺参数的提取。     

高阻带高可靠LC滤波器的设计与实现

采用椭圆函数对基于切比雪夫函数的谐振器进行改进,再级联低通滤波器,设计了具有高阻带特性的电路拓扑.基于可制造性分析(DFM)技术设计了印制线路板,通过表面贴装、手工焊、再流焊及调试等工序制作了LC滤波器.实验结果表明,所制作的LC滤波器近端阻带抑制大于50 dBc,远端阻带抑制大于65 dBc,且具备高可靠性.     

基于可制造性设计的PCB协同设计

针对一般CAD设计中PCB板难以满足实际工程电子系统工艺布线需求的难题,提出一种基于可制造性设计的PCB协同设计方法.讨论了在制造业加工中用PCB CAD工具设计的PCB版可能出现的物理实现瓶颈,从概念上对可制造性设计进行分析;介绍了与PCB板协同设计相关的软件设计平台.基于可制造性设计概念,对FPGA与PCB的协同设计进行了探讨.     

银行交易网络的链路预测

基于银行交易具有动态变化、时效性和重复性的特点,文中通过对银行网络进行清洗和压缩,研究银行网络的基本拓扑统计性质和聚类结构,并得到交易网络满足复杂网络的小世界和无标度特性。针对已有的链路预测算法在动态网络预测中的不足,提出一种自适应的动态链路算法对银行客户交易进行预测。该方法在预测网络的基础上添加了节点重要性与节点连接强弱性两个特性,并将3种预测算法结合随机算法进行了对比分析。随后将这3种算法运用到具有动态交易特性的3类真实数据集中进行实验验证。实验结果显示,新算法的预测精度约为75%。将该算法与经典的预测算法进行比较发现,提出的算法在预测方面的性能提升了5%~10%。     

Cadence：为客户创造附加价值

“在90nm和65nm时代,半导体行业正在变得使人兴奋,因为出现了很多以前从未遇到过的挑战。有很多领域可以促进这个行业的增长,其中最重要的两个就是验证和可制造性设计。”     

基于SVM及多目标遗传算法的光刻热点检测

提出一种基于支持向量机(SVM)及多目标遗传算法(GA)的集成电路版图光刻热点检测方法。首先对版图样本进行离散余弦变换(DCT)以提取样本的频域特征,然后基于这些样本训练SVM分类器以实现对光刻热点的检测。采用多目标遗传算法(GA)对频域特征进行选择,并同时优化SVM分类器的相关参数。实验结果表明,本光刻热点检测方法可以有效提高版图光刻热点检测的精度和效率。