0.18μm CMOS高线性低噪声混频器设计

采用标准0.18μｍ CMOS工艺,设计了一种应用于超外差接收机的高线性度、低噪声系数下变频混频器,基于经典基尔伯特混频器架构,该混频器采用共栅结构跨导级提高线性度,引入电容交叉耦合技术增加跨导增益及降低噪声系数,并通过电流注入技术同时降低开关级和跨导级的噪声贡献,在1.8V电源电压下,后仿真结果显示,该混频器消耗功耗12ｍＷ,取得噪声系数10.75ｄＢ,输入1ｄＢ压缩点1.45ｄＢｍ.达到了预期的高线性度、低噪声系数性能要求。该混频器占用面积为650μｍ× 655μｍ。     

电流注入CMOS混频器的设计及特性分析

分析并比较了两种基于电流注入技术的混频器的性能;定量地解释了跨导互补的电流注入混频器线性降低的原因。分析表明,相对于双平衡Gilbert混频器,两种基于Gilbert单元的电流注入混频器的性能,如增益、噪声和线性,都有所改善;传统电流注入混频器具有更好的线性特性,而跨导互补的电流注入混频器在增益和噪声方面则有更好的表现。基于TSMC 0.18μm CMOS混频器的仿真结果,对理论分析进行了验证。     

1.9 GHz高线性度上混频器设计

介绍了采用0.35μm CMOS工艺实现的单边带上变频混频电路。该混频电路可用于低中频直接混频的PCS1900(1 850~1 910 MHz)发射器系统中。电路采用了multi-tanh线性化技术,可以得到较高的线性度。在单电源+3.3 V下,上混频器电流约为6 mA。从上混频电路输出级测得IIP3约8 dBm,IP1dB压缩点约为0 dBm。     

一种高线性度CMOS有源混频器的设计

设计了一个用于数字电视ZERO-IF结构接收机射频前端的CMOS下变频混频器。基于对有源混频器的噪声机制及线性度的物理理解,对传统的有源混频器电路采用电流注入技术,实现了增益,噪声和线性度折中。电路采用UMC0.18RFCMOS工艺实现,SSB噪声系数为18dB,1/f噪声拐角频率100kHz。电压转换增益为5dB和8dB两档增益,输入1dB压缩点为0dBm,IIP3为15dBm（5dB增益）,7dBm（8dB增益）。全差分电路在1.8V供电电压下的功耗不到7mW,可以满足数字电视零中频结构射频前端对高线性度、低闪烁噪声和可变增益的要求。     

多双曲正切法则在高线性度CMOS混频器设计中的分析与应用

研究了CMOS电路中多双曲正切法则的应用对线性度产生的影响.分析并推导了两种非平衡差分对结构的差分输出电流和等效跨导的公式.给出了电路线性度最优时,多补偿偏置结构的补偿偏置电压VK的表达式.基于理论分析结果,设计了一个应用多双曲正切法则的CMOS吉尔伯特混频器电路.流片采用UMC 0.18 μm RF-CMOS工艺,经过测量,所得到的参数与理论分析及仿真值吻合,证明了理论分析的可行性.     

2.1 GHz射频CMOS混频器设计

设计了一个用于第三代移动通信的2.1 GHz CMOS下变频混频器,采用TsMC 0.25 μm CMOS工艺.在设计中,用LC振荡回路作电流源实现低电压;并用增大电流和降低跨导的方法提高线性度.在Cadence RF仿真器中对电路进行了模拟,在1.8 V电源电压下,仿真结果为:1 dB压缩点PtdB-10.65 dBm,lIP3 1.25 dBm,转换增益7 dB,噪声系数10.8 dB,功耗14.4 mW,且输入输出端口实现了良好的阻抗匹配.并用Cadence中的Virtuoso Layout Editor软件绘制了电路的版图.     

基于CMOS工艺的低噪声、高增益混频器

基于TSMC 0.18μm CMOS工艺,设计了一种低噪声、高增益的混频器.通过在吉尔伯特单元中的跨导级处引入噪声抵消技术以降低混频器的噪声;并且在开关管的源级增加电流注入电路的基础上并联一个电容与开关管共源节点处的寄生电容谐振,进一步降低混频器的噪声,增大电路的增益.仿真结果表明,在本振（LO）频率为2.395 GHz,射频（RF）频率为2.4GHz时,混频器的增益为14.2dB,双边带噪声系数为5.9dB,输入三阶交调点为-3.2dBm.混频器工作电压1.8V,直流电流为8mA.     

射频CMOS混频器的设计

混频器是射频系统中的一个关键部分,其性能的好坏直接影响到整个系统的性能.文章对CMOS混频器的设计及其特性进行了深入的分析和研究,并对各种不同特点的混频器进行了比较和总结.     

高线性度上变频混频器设计

首先介绍了二次变频接收机的架构及其优点,随后采用Gilbert单元设计了适用于二次变频结构数字电视调谐器的上变频混频器。基于Chartered 0.25／μmCMOS工艺的仿真结果显示该混频器达到了良好的性能;转换增益为3dB,在50～860MHz的频率范围内增益变化小于0．5dB,IIP3为10dBm,在3．3V单电源下消耗20mA的电流。对实际样片的测试表明电路的混频功能良好。     

电流换向型CMOS混频器的周期时变噪声

基于线性周期时变理论,提出一种简便的解析方法来分析电流换向型CMOS混频器的噪声特性．通过推导相应的周期时变转移函数,包含尾电容记忆效应的电路各级噪声源至输出的噪声变换系数得以数值求解,进而得到包含热噪声和闪烁噪声的一元化系统噪声解析式．基于Chartered 0．35μm工艺库的仿真结果表明,具有频率依赖性的该解析式在预测高频系统噪声时表现出优势,对于不同中频的预测与模拟取得了较好的一致．     

基于CMOS工艺的改进型电流注入混频器

设计了一种改进型电流注入混频器.通过在吉尔伯特混频器电路的本振开关管源极引入电感形成谐振电路,消除了开关管源极寄生电容的影响,降低了混频器电路的闪烁噪声,增大了混频器电路的增益.混频器电路的设计采用SMIC 0.35 μm CMOS 工艺库,本振功率为-3 dBm.仿真结果表明,与改进前的混频器电路相比,当本振功率为-3 dBm时,改进型电流注入混频器电路的增益提高了1.76 dB,IIP3提高2.1 dBm,噪声系数降低了0.5 dB.     

一种改进的高线性CMOS混频器的分析与设计

在多标准系统应用中,由于线性度和噪声的要求,使得混频器的设计难度很大。采用2次谐波注入结构的3阶失真抵消技术,设计了一种改善跨导级线性度的高线性CMOS混频器。在混频器开关级处引入LC滤波电路,抵消了开关级晶体管的2阶和3阶互调失真,进而优化了开关级的线性度。采用TSMC 0.13 μm CMOS工艺进行设计与仿真,并完成了版图设计与流片。较之传统的吉尔伯特混频器,该电路的输入3阶交调点IIP3增加了11.2 dBm,达到9.2 dBm的高线性度,对噪声系数、增益以及功耗造成的影响较小。     

一种高增益低噪声CMOS混频器设计

设计了一种基于跨导互补结构的电流注入混频器,通过在吉尔伯特混频器电路的本振开关管源极增加PMOS管形成电流注入电路减小本振端的偏置电流,改善电路的闪烁噪声和增大电路的增益.采用SMIC 0.18μm标准CMOS工艺设计.在本振(LO)信号的频率为1.571 GHz,射频(RF)信号频率为1.575 GHz时,混频器的增益为17.5 dB,噪声系数(NF)为8.35 dB,三阶交调截止点输入功率(IIP3)为-4.6 dBm.混频器工作电压1.8 V.直流电流为8.8 mA,版图总面积为0.63 mm × 0.78 mm.     

一种高线性度CMOS混频器的设计

采用线性化技术改进的混频器结构提高了线性度.采用TSMC 0.18 μm RF CMOS模型进行了电路仿真.仿真结果:在电源电压为1.8 V时,输入三阶截断点(IIP3)为10.3 dBm,输入1dB压缩点(P-1dB)为-3.5 dBm,增益为9.2 dB,单边带噪声系数为17 dB.     

工作于亚阈值区的低功耗高线性CMOS混频器

设计了一种采用TSMC 0.13μm CMOS工艺实现的2.4GHz低功耗亚阈值有源混频器,已应用于射频卫星电视接收机中。为了取得较高的线性度,该混频器引入交叉耦合技术以及级间匹配技术,并引入电流注入技术以提高混频器的增益。最终芯片测试结果表明,该混频器在仅消耗1.6mW功耗的状态下,输入三阶交调点IIP3高达5.41dBm,增益高达9.07dB,噪声系数为12.05dB。该混频器的版图尺寸为0.91mm×0.98mm。     

一种高线性的UWB接收机下变频混频器设计

该文介绍了一种UWB下变频混频器的设计思路和技术。在TSMC0.18μmCMOS工艺下,使用Agilent公司的ADS软件设计出一种3~5GHz的CMOS混频器电路。仿真结果表明,工作电压3V时,RF频率为3.169GHz,本振频率为3.434GHz,中频频率为265MHz,转换增益为15.4dB,双边带噪声系数低于13.3dB,P1dB压缩点为-13dBm,工作电流为4.6mA。     

CMOS 混频器的设计技术

无线技术的发展对收发信机前端电路提出的新要求是：高的工作频率,低电压,低功耗,高度集成。混频器是射频前端电路中进行频率变换的十分重要的模块,主要介绍了CMOS混频器的基本工作原理,实现混频的一些常见结构。这些结构的优缺点。并介绍了当前CMOS混频器的主要电路设计技术以及作者在混频器跨导线性度分析方面进行的研究,文中还给出了作者设计的一个新型混频器的结构。     

一种高线性度混频器设计

高线性度混频器是大动态接收系统的关键器件,其线性度的提高有利于扩展接收系统动态范围。通过对二极管混频器的非线性分析,从理论上推导出增加二极管数量可以提高混频器线性度。基于理论分析结果,采用Ga As p HEMT工艺,设计了一款高线性度双平衡混频器,射频频率0.03~3 GHz,对应本振频率3.95~6.92 GHz,中频输出频率3.92 GHz,输入三阶截点大于25 d Bm,本振到中频、本振到射频的隔离度均大于37 d B,单片面积1.5 mm×1.1 mm。     

低噪声和高增益CMOS下变频混频器设计

设计并实现了一个用于GPS接收机射频前端的CMOS下变频混频器.基于对有源混频器的噪声机制的物理理解,电路中采用了噪声消除技术,以减少Gilbert型混频器中开关管的闪烁噪声,并引入一个额外的电感与开关对共源节点的寄生电容谐振,改善整个电路的噪声系数和转换增益等关键性能指标.电路采用TSMC 0.25 μm RF CMOS工艺实现,SSB噪声系数为7 dB,电压转换增益为10.4 dB,输入1 dB压缩点为-22 dBm,且输入阻抗匹配良好,输入反射系数为-17.8 dB.全差分电路在2.5 V供电电压下的功耗为10 mW,可满足GPS接收机射频前端对低噪声、高增益的要求.