低压中和化CMOS差分低噪声放大器设计

以设计低电压LNA电路为目的,提出了一种采用关态MOSFET中和共源放大器输入级栅漏寄生电容Cgd的CMOS差分低噪声放大器结构.基于该技术,采用0.35μmCMOS工艺设计了一种工作在5.8GHz的低噪声放大器.结果表明,在考虑了各种寄生效应的情况下,该低噪声放大器可以在0.75V的电源电压下工作,其功耗仅为2.45mW.在5.8GHz工作频率下:该放大器的噪声系数为2.9dB,正向增益S21为5.8dB,反向隔离度S12为-30dB,S11为-13.5dB.     

双频带低噪声放大器设计

基于Jazz 0.35 μm SiGe工艺,设计了一款能够在1.8 GHz和2.4 GHz不同频段带独立工作的低噪声放大器.放大器使用噪声性能优良的SiGe HBT,采用Cascode结构减少米勒效应的影响.输入电路采用由两次连续的频率变换和电路转换得到的双频滤波电路,输出端用射随器实现50Ω阻抗匹配.结果表明,该低噪...     

低功耗CMOS低噪声放大器的设计

针对低功耗电路设计的需求,提出了一种低功耗约束下CMOS低噪声放大器的设计方法,并与传统的设计方法进行了对比。模拟结果表明,按照该方法基于0.18μm CMOS工艺设计的工作于1.58 GHz的低噪声放大器,在仅消耗1.9 mA电流的条件下,噪声指数小于1 dB。     

ESD保护低噪声放大器的分析与设计

针对封装和ESD寄生对源极电感反馈结构低噪声放大器的影响,进行了详细的理论分析。在已发表文献的基础上,加入对ESD寄生引起的输入匹配网络改变的考虑,给出了新的噪声系数公式。根据分析结果,提出设计时的考虑。采用0.18μm CMOS工艺,设计了一款GPS L1波段的单端低噪声放大器。测试结果显示,电路增益达到18dB,噪声系数为2.2dB;在1.8V电压下,电流消耗为4.5mA。     

CMOS 射频低噪声放大器的设计

讨论了CMOS射频低噪声放大器的相关设计问题,对影响其增益、噪声系数、线性度等性能指标的因素进行了分析,并综述了几种提高其综合性能指标的方法。在此基础上,采用SMIC0．25μm CMOS工艺库,给出了3．8GHz CMOSLNA的设计方案。HSPICE仿真结果表明：电路的功率增益为13．48dB,输入、输出匹配良好,噪声系数为2．9dB,功耗为46．41mw。     

CMOS多频带低噪声放大器设计

提出了一种多频带低噪声放大器的设计方法,可用于集成多个频段于一部终端的通讯设备.它不同于以往的电路结构,而是由共栅极作为输入,与一个共源极MOS管构成两级放大器,并通过使用2 bit的控制信号控制电路中的MOS开关,以调节电路工作在900 MHz、1.7 GHz和2.4 GHz等三个不同的频带.电路使用先进的90nm工艺库进行仿真,结果显示各频带的增益均大于16 dB,噪声系数小于1.7 dB,三阶交调点IIP_3和1 dB增益压缩点分别大于-2.5 dBm和-15.5 dBm,电路同时具备了扩展并包含更多频带的能力.     

一种系统级封装的ESD保护技术

介绍了一种系统级封装(SiP)的ESD保护技术.采用瞬态抑制二极管(TVS)构建合理的ESD电流泄放路径,实现了一种SiP的ESD保护电路.将片上核心芯片的抗ESD能力从HBM 2 000 V提升到8 000 V.SiP ESD保护技术相比片上ESD保护技术,抗ESD能力提升效果显著,缩短了开发周期.该技术兼容原芯片封...     

WLAN中带ESD保护的低噪声放大器设计

介绍了一个基于IBM0.18μmCMOS工艺,用于无线局域网(WLAN)IEEE802.11a的带ESD保护电路的低噪声放大器(LNA)。通过分析电感负反馈共源共栅放大器的输入阻抗、增益和噪声系数,以及ESD保护电路对低噪声放大器性能的影响,对该5GHz低噪声放大器进行设计和优化。测试结果表明,当电源电压为1.8V时,消耗电流为6.5mA,增益达到10dB,输入匹配达到-18dB,噪声为4.29dB,线性度IIP3为4dBm。     

应用于太阳黑子观测的低噪声放大器设计

应用于太阳黑子观测的深空接收机频率在短波和超短波段,该波段干扰和噪声非常密集。低噪声放大器是深空接收机系统中最重要的模块之一。本文讨论了深空探测接收机的噪声来源,并主要从前端降噪的角度出发,研究了低噪声放大器的设计与实现,此外为后端降噪给出了方案。本文所设计的低噪放工作频率为10MHz～100MHz。测试结果表明,低噪放增益为50dB,噪声系数小于2.70dB,最小噪声系数为2.1dB,能够满足深空探测系统的需求。     

2.4GHz可变增益CMOS低噪声放大器设计

设计了一款工作在2.4GHz的可变增益CMOS低噪声放大器,电路采用HJKJ0.18μm CMOS工艺实现。测试结果表明,最高增益为11.5dB,此时电路的噪声系数小于3dB,增益变化范围为0～11.5dB。在1.8V电压下,电路工作电流为3mA。     

GaAs低噪声放大器的抗静电设计

基于提升GaAs低噪声放大器(LNA)的抗静电(ESD)能力的需求,且实现器件小型化轻量化,设计了一种S波段GaAs低噪声放大器的ESD防护电路,该电路利用1/4波长线的微波特性,通过1/4波长微带线并联在GaAs芯片的输入输出端,瞬态二极管(TVS)并联在芯片的电源端,不改变器件原有封装尺寸的条件下构成保护结构.基于ESD人体模型,运用静电模拟仪器对低噪声放大器进行了模拟试验,并对其性能进行了测试.结果表明,在6.5 mm×6.5 mm×2.4 mm的封装尺寸下,器件的抗静电能力从250 V提高到了1 000 V,在频率为2.6～3.7 GHz,带内增益大于25 dB,增益平坦度小于-±0.5 dB,噪声系数小于1.5 dB,满足高可靠领域应用的要求.     

宽带CMOS低噪声放大器的设计

文章主要介绍应用于集群接收机系统的350MHz～470MHz低噪声放大器,采用0.6μm CMOS工艺。探讨了优化低噪声放大器的噪声系数、增益与线性度的设计方法,同时对宽带输入输出匹配进行了分析。这种宽带低噪声放大器的工作带宽350MHz～470MHz,噪声系数小于3dB,增益为24dB,增益平坦度为±1dB,输入1dB压缩点大于-15dBm。     

CMOS全差分超宽带低噪声放大器

文中给出了一个应用于超宽带射频接收机中的全集成低噪声放大器,该低噪声放大器采用了电阻并联负反馈与源极退化电感技术的结合,为全差分结构,在Jazz0.18μm RF CMOS工艺下实现,芯片面积为1.08mm2,射频端ESD抗击穿电压为1.4kV。测试结果表明,在1.8V电源电压下,该LNA的工作频带为3.1～4.7GHz,功耗为14.9mW,噪声系数(NF)为1.91～3.24dB,输入三阶交调量(IIP3)为-8dBm。     

射频宽带低噪声放大器的设计与仿真

介绍了一种射频宽带低噪声放大器的设计过程,包括稳定性分析、偏置电路设计和匹配电路设计等内容.设计采用E-PHEMT晶体管(ATF-55143)器件模型和其他元件模型.通过采用ADS技术进行电路和电磁仿真,结果表明设计的放大器完全满足性能指标要求.     

5.6GHz CMOS低噪声放大器设计

分析了一种射频COMS共源-共栅低噪声放大器的设计电路,采用TSMC 90nm低功耗工艺实现。仿真结果表明:在5.6GHz工作频率,电压增益约为18.5dB;噪声系数为1.78dB;增益1dB压缩点为-21.72dBm;输入参考三阶交调点为-11.75dBm。在1.2V直流电压下测得的功耗约为25mW。     

2.4 GHz CMOS低噪声放大器的设计

设计了一个共源-共源共栅的两级低噪声放大器,并且在两级之间采用了串联谐振回路来提高电路的性能.该电路采用TSMC 0.18μm CMOS工艺,电源电压为1.8 V.仿真结果显示,在2.45 GHz的中心频率上,该电路能够提供26.92 dB的正向增益及很好的输入输出匹配,噪声系数为0.88 dB,功耗为14.49 mW,1dB压缩点为-9dBm.     

X波段GaN单片电路低噪声放大器

采用0.25μm GaN HEMT制备工艺在AlGaN/GaN异质结材料上研制了高性能X波段GaN单片电路低噪声放大器.GaN低噪声单片电路采取两级微带线结构,10V偏压下芯片在X波段范围内获得了低于2.2 dB的噪声系数,增益达到18 dB以上,耐受功率达到了27 dBm.在耐受功率测试中发现GaN低噪声HEMT器件...     

2.8～4.2GHz MMIC低噪声放大器

报道了基于0.25μm GaAs PHEMT工艺的2.8～4.2GHz MMIC低噪声放大器,详细介绍和分析了低噪声放大器的器件基础和设计原理,设计采用源极串联电感负反馈方法使输入阻抗共轭匹配和最小噪声匹配趋于一致,偏置网络采用自偏置栅压、单电源供电,并用ADS软件仿真。电路评估板选用Rogers RO4350B,在2.8～4.2GHz频段内测得增益大于20dB、增益平坦度小于2.5dB、噪声系数小于2.3dB、输入输出驻波比小于2.0。     

Optimum Design for a Low Noise Amplifier in S-Band

An optimum design of a low noise amplifier （LNA） in S-band working at 2-4 GHz is described. Choosing FHC40LG high electronic mobility transistor （HEMT）, the noise figure of the designed amplifier simulated by Microwave Office is no more than 1.5 dB, meanwhile the gain is no less than 20 dB in the given bandwidth. The simulated results agree with the performance of the transistor itself well in consideration of its own minimum noise figure （0.3 dB） and associated gain （15.5 dB）. Simultaneously, the stability factor of the designed amplifier is no less than 1 in the given bandwidth.