FPGA片上调试方法

介绍了现场可编程门阵列的片上调试的方法,分析了该方法的优缺点,并重点介绍了片上调试系统的组成结构,同时以XILINX公司现场可编程门阵列为例,结合Xilinx公司ChipScope工具的使用,详细介绍了片上调试方法的具体实现.     

面向车身控制应用的8位MCU JTAG片上调试模块设计

基于IEEE 1149.1标准,设计了面向车身控制的8位MCU的JTAG片上调试系统。该系统很好地支持断点与观察点设置、外部调试请求、内存和存储器访问等基本调试功能。在几乎不改动内核的基础上,解决了内核中编码长度和执行周期不同的指令,给片上调试带来的困难和挑战,实现了单步调试、指令插入等功能。通过提出的方法,只需保护现场PC值,避免了一系列现场保护措施,减小了硬件实现代价。     

一种基于JTAG协议的嵌入式调试接口设计方法

提出了一种新的嵌入式调试接口设计方法,设计者可以重用JTAG标准的串行接口进行监视,跟踪并分析在嵌入式微处理器上运行的程序.通过采用调试接口电路的流水线映像寄存器组和特殊数据通路,可以避免在CPU关键路径上插入扫描链实现"非侵入性"的调试功能.为了提高JTAG接口的数据传输效率,指令寄存器和相关控制逻辑被重新设计.在JTAG转换器的设计中,提出如何通过采用JTAG调试代理协议来简化调试工具的移植,这种方法通过了硅验证,调试接口已被成功应用于CK510平台上.     

8031单片机和TP-801单板机间进行DMA数据传送接口电路的设计与实现

讨论了8031单片机和TP-801单板机间进行DMA 数据传送的接口电路的设计方案与实现。     

一种面向异构片上系统的调试器框架

异构片上系统具有定制化满足应用的特异性需求特点,成为多个领域内的主流解决方案.但用户在异构片上系统上进行开发需要面对多种计算资源带来的程序错误,而不同异构片上系统构建统一的调试器框架也面临巨大的挑战.针对上述问题,本文提出了一种面向异构片上系统的调试器框架,该调试器框架设计了异构处理器调试器框架通用接口,开发者可以通过框架功能接口快速构建异构调试器.该框架功能丰富,通过线程切换实现了对异构多核程序的调试,也实现了异构程序性能分析等功能.该框架生成的调试器与传统硬件调试器相比,加载异构程序速度快,是读内存速率的5.5倍,是写内存速率的16.5倍,调试速度大大提高.     

基于JTAG的ARM嵌入式系统调试技术实现及应用

文章介绍了JTAG结构及其TAP控制器的控制机制,描述了ARM芯片的JTAG调试原理,给出厂一种基于JTAG接口协议的ARM调试设计方案及其软硬件实现,并利用JTAG接口进行硬件设备的远程调试。     

高速接口设计调试

本文介绍高速接口的设计调试,主要就多端口、数据传输的实时性等方面进行设计,并针对调试中出现的问题(如数据丢包、重复、接收端收不到最后一个数据、多路接口)给予分析。     

用于微悬臂梁红外焦平面读出电路的片上ADC设计

设计了一种用于微悬臂梁红外焦平面读出电路的片上 ADC。该 ADC 采用流水线结构实现, 采用带溢出检测的多位第一级和后级功耗逐级缩减的方案优化系统功耗, 提高线性度。该设计采用 0.35 μm 的 CMOS 工艺流片验证。测试结果表明: 5V 电源电压、10M 采样率时电路总功耗为98 mW, 微分非线性和积分非线性分别为 -0.8/0. 836 LSB 和 - 0. 9 / 1. 6 LSB; 输入频率为 1 MHz 时, SFDR 和 SNDR 分别为82 和 67 dB。     

基于SystemC的片上系统设计

本文首先提出了一种基于SystemC的片上系统设计方法,它能够很好地实现软硬件的协同设计,接着提出了一种改进的基于UML建模的片上系统设计方法,此设计方法通过UML对顶层系统建模,用SystemC描述硬件部分,提高了芯片研发团队的协调工作能力,进一步加快了SoC产品的开发速度.     

基于多值逻辑的高性能片上总线设计

针对深亚微米条件下线延迟超越器件的延迟影响芯片性能的问题,提出一种新的片上总线模型和架构.采用多值逻辑传输模式实现片上模块间的通信;采用地址预置技术,提高基于四值逻辑的片上模块间的数据传输效率.ADMS仿真结果表明,相对于二值地址预置总线,在保持相同数据吞吐量时,可以使总线的数量明显减少;在保持相同总线数目时,数据吞吐量提高2倍.     

基于复用测试逻辑方法的集成电路硅调试设计方案

提出了一种集成电路芯片的硅调试设计方案.采用具有短链扫描结构的扫描链复用方法,以提高对芯片触发器类信息的读写速度,为存储器内建自测试（MBIST）控制器增加异步通信调试接口,以提高静态存储器类信息的访问速度,同时,简化了MBIST控制器的物理设计难度.结果表明,所提出的硅调试设计方法可以降低硬件资源的消耗,使得调试软件设计的难度和复杂度显著降低,并使得硅调试的相关操作更加简便.     

基于"龙腾"R2 的在线调试系统的设计

在JTAG工业标准的基础上,为"龙腾R2"微处理器提出了一种在线调试系统的实现方案.通过扩展JTAG的TAP控制器,并在微处理器内部加入控制模块,实现了软件调试的单步执行、硬件断点、软件断点及监控和修改寄存器及存储器等多种片上调试功能.以较小的硬件开销,获得了较大的调试功能.     

线阵CCD驱动电路的可编程设计与实现

电荷耦合器件CCD是目前广泛应用的集成半导体传感器件,通过对线阵CCD的结构原理及驱动时序等主要特性进行分析,运用VHDL硬件描述语言,结合复杂可编程逻辑器件CPLD,完成了对TCD132D线阵CCD驱动电路的可编程设计。设计仿真结果与实验结果表明该电路能提供多种驱动时序,硬件电路简单,实用性强,为实现线阵CCD驱动频率可调、积分时间可调的驱动设计提供了实践依据。     

准谐振直流环节逆变电路的设计与实现

分析了一种准谐振直流环节逆变电路的基本原理及其不同工作模态,建立了基于MATLAB/Simulink/Power System工具箱的准谐振直流环节逆变电路的仿真模型.结合仿真结果研究了谐振参数变化对准谐振直流环节逆变电路的影响.在全负载范围内谐振电路能正常运行的结果,验证了理论分析和所建模型的正确性.     

集成填充的可重构杂凑算法电路设计与实现

针对国内现有杂凑算法实现缺乏填充电路,已有设计又对SHA3算法标准不支持的问题,本文设计支持了MD5、SHA1、SM3、SHA2系列和SHA3系列5类共11个常见杂凑算法的完整电路.通过对2类填充规则6种填充位宽的分析,划分了不同的状态完成填充工作.通过对各个算法运算电路特征的分析,充分考虑运算单元资源的复用,设计了可重构的运算电路.集成了从算法的填充到输出的完整电路.在55 nm工艺库综合下相比较软件填充的方式,SM3、SHA2_384、SHA2_512 3个算法性能分别提高11%,22%,22%.      

一种双正交零中频接收机的设计和电路实现

零中频接收机以其低功耗和易于单片集成等优点,已经成为射频接收机发展的重要方向,但它也存在固有的缺陷,如相位偏移导致的IQ不平衡和直流漂移.双正交零中频接收机采用交叉混频的双正交结构降低IQ不平衡对相位偏移的敏感度,并采用差分放大的形式消除直流漂移问题.通过对一种双正交零中频接收机进行改进、仿真和电路实现,电路测试结果和仿真结果相符.     

基于CPLD测温电路的设计和实现

介绍一种基于可编程逻辑器件控制的数字温度计,从硬件和软件两方面介绍了CPLD温度控制系统的设计,对硬件原理图和程序框图作了简洁的描述.数字温度计与传统的温度计相比,具有读数方便,测温范围广,测温准确,其输出温度采用数字显示,该设计控制器使用XC2C256-7VQ100CES的CPLD芯片,测温传感器使用NTC热敏电阻,用LCD以串口传送数据,实现温度显示.这种温度计在测温范围为35℃～42℃时的精度为0.1℃,实验证明其具有很好的可靠性和实用性.     

光学相控阵相位驱动电路的设计与实现

为了驱动光学相控阵(OPA: Optical Phased Array)实现全固态激光雷达的光束扫描,设计并实现了两种用于OPA相位控制的驱动电路,其中包括电流源驱动和电压源驱动两种驱动电路.采用PC(Phase Control)端的上位机软件控制连接到电流源或电压源的单片机,对OPA各路相位控制端的电流或电压进行调节...     

超声成像系统TGC电路的设计与实现

超声波在人体组织传播其强度会随探测深度增加而衰减,因此时间增益补偿电路在超声成像系统中起着重要作用.提出时间增益补偿控制电路的设计方案,模拟电子电路和数字电路设计相结合的方法.经仿真实验证明,该设计方案简单可行,控制信号可靠稳定,能准确补偿超声衰减,有效提高了图像质量.