高压大功率运算放大器PA85

1.概述 PA85是Apex公司生产的高电压、大功率宽带MOSFET运算放大器,它在安全操作区(SOA)没有二次击穿的限制,通过选择合适的限流电阻可在任何负载下选择适当的内部功耗.PA85可适应较大的电源电压范围并达到很好的电源电压抑制.MOSFET输出级可偏置成线性运放;用户通过外接补偿可轻松的使用PA85.     

Intersil推出新的高压精密运算放大器

Iiqtersil公司宣布，推出采用该公司新的专利双极工艺技术的运算放大器家族中新成员——ISL28127。     

千伏级甚高压运算放大器

本文介绍以廉价的运算放大器和高压MOSFET构成千伏级运算放大器实现的方法，并分析了实验结果。     

一种LDMOS高压运算放大器的设计与实现

使用专门设计的LDMOS高压器件,实现了一个具有高压驱动能力(±150 V)和大增益(>80 dB)的CMOS运算放大器。模拟结果显示,N沟道和P沟道LDMOS晶体管的最大击穿电压都超过了320 V,高压隔离超过300 V,从而可以确保其高压放大功能。该运算放大器适用于数字通信,如程控交换机中的高压驱动电路的单片集成。     

F124四运算放大器静态参数测试仪的研制

本文对Ｆ１２４四运算放大器静态数测试仪的研制进行了讨论，给出了测试原理电路。仪器中采用参数比较电路和参数显示电路。一次可同时测出Ｆ１２４四个运放电路的同一特性参数，大大提高了测试速度和生产效率。     

低压CMOS满幅度恒定增益运算放大器设计

运用负反馈控制输入共模电平,实现了电源电压仅为0.9 V的满幅度运算放大器。采用TSMC 0.35μm CMOS工艺参数HSPICE模拟结果显示,在满幅度共模电平下,运放的平均直流电压增益为66.4 dB(10 pF电容负载),增益波动仅为0.01%,平均单位增益带宽为1.88 MHz,平均相位裕度52°,平均静态功耗仅为135μW。     

一种低失调高压大电流集成运算放大器

基于结型场效应晶体管(JFET)和双极型晶体管(BJT)兼容工艺,设计了一种低失调高压大电流集成运算放大器。电路输入级采用p沟道JFET (p-JFET)差分对共源共栅结构;中间级以BJT作为放大管,采用复合有源负载结构;输出级采用复合npn达林顿管阵列,与常规推挽输出结构相比,在输出相同电流的情况下,节省了大量芯片面积。基于Cadence Spectre软件对该运算放大器电路进行了仿真分析和优化设计,在±35 V电源供电下,最小负载电阻为6Ω时的电压增益为95 dB,输入失调电压为0.224 5 mV,输入偏置电流为31.34 pA,输入失调电流为3.3 pA,单位增益带宽为9.6 MHz,具有输出9 A峰值大电流能力。     

集成运放性能的简易测试

有时集成运放线路板刚开始工作时会产生不正常的假象。这主要是由于线路工作电流小,线路板的插孔氧化后会产生虚假连接所致。电压跟随器是有效地测试集成运放线路板的简易方法。     

一种高压运算放大器的设计

基于混合集成电路工艺,采用氧化铍衬底厚膜电路、陶瓷电容和半导体芯片,设计了一种高压运算放大器。采用ORCAD进行仿真,结果表明,该运放的供电电压为±15~±150 V,输出电流为75 mA,直流电压增益为95 dB,转换速率为57 V/μs,静态电流6 mA,单位增益带宽3 MHz。该运放可被广泛用于马达控制系统、压电传感器以及打印机驱动等领域,实现了高压运算放大器的国产化。     

单片化低压低功耗Si CMOS运算放大器的实现

基于新型的折叠共栅共源PMOS差分输入级拓扑、轨至轨AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术特别考虑和EDA平台的实验设计与模拟仿真,并设计配置了先进的Si 2 mm P阱硅栅CMOS集成工艺技术。已经得到一种具有VT = 0.7 V、电源电压1.1~1.5 V、静态功耗典型值330 mW、75 dB开环增益和945 kHz单位增益带宽的LV/LP运算放大器。该运放可应用于ULSI库单元和诸多相关技术领域,其实践有助于Si CMOS低压低功耗集成电路技术的进一步开发与交流。     

一种基于高压工艺的高精度电流采样电路

提出了一种用于大功率LED驱动芯片中的电流采样电路。采用电阻采样技术,运用高压、高增益、大带宽的运放,使采样电路具有高精度和快的响应速度。基于0.8μm 40 V BCD工艺,对提出的电流采样电路进行仿真验证。结果表明,在大功率应用下,该采样电路的采样精度高达99.68%,有很好的实用价值。     

CMOS运算放大器失调电压消除设计

基于直流对称偏置技术、版图的对称布局布线和先进的CMOS工艺技术。文中设计了一种低失调电压的高性能运算放大器。测试结果表明,在负载电容100 pF和电阻10 kΩ的情况下,最大失调电压＜2 mV;开环增益为98 dB;单位增益带宽达到10.4 MHz;相位裕度为55°;电源抑制比为-87 dB。该电路可广泛用于高性能数模混合电路、高性能模拟、计算、控制等系统中。     

基于功率MOS线性高压放大器设计

为了实现时输出高压的线性控制,基于功率MOSFET的电学特性,运用NMOS功率管设计一种新结构的高压运算放大器,通过模拟仿真和实验测量结果表明,当输入电压为0～5V时,电路可实现0～50V的线性输出,并且通过加入PMOS功率管进一步改进电路,可得到正负高压的输出,模拟仿真为-140～＋140V,这表明所设计的电路线性度高,可以满足高压运放的要求,且制作成本低,对现代通信中的大功率驱动具有重要意义。     

一种低失调CMOS轨到轨运算放大器研究

基于CMOS工艺设计了一款轨到轨运算放大器,整体电路包括偏置电路、输入级、输出级以及ESD保护电路。电路中的输入级使用了一种全新的架构,通过一对耗尽型NMOS管作为输入管,实现轨到轨输入,同时在输入级采用了共源共栅结构,能够提供较高的共模输入范围和增益;在输出级,为了得到满摆幅输出而采用了AB类输出级;同时ESD保护电路采用传统的GGMOS电路,耐压大于2 kV。经过仿真后可知,电路的输入偏置电流为150 fA,在负载为100 kΩ的情况下,输出最高和最低电压可达距电源轨和地轨的20 mV范围内,当电源电压为5 V时能获得80 dB的CMRR和120 dB的增益,相位裕度约为50°,单位增益带宽约为1.5 MHz。     

低电压CMOS模拟集成运算放大器输入级的研究

对于低电压CMOS模拟集成运算放大器输入级所面临的问题,我们提出了三种解决的方法,其中包括输出为Rail—to—Rail的差分输入放大电路,差分输入的互导为恒定值的差分输入电路(假设KN=KP)和差分输入的互导为常数的差分输入电路(KN≠KP)。分别对三种方法进行了详细的分析和讨论,最后,提出了低电压CMOS模拟集成运算放大器输入级还需要解决的问题。