320×256中/长波双色IRFPAs读出电路设计

中波与长波探测器的光电流及动态输出阻抗存在数量级的差别。为满足积分时间及读出信号信噪比的要求,采用像元间多电容共享的方案,设计了一种高集成度的320256双色红外焦平面读出电路。该电路选用直接注入(DI)结构作为中波输入级,而长波输入级则选用了缓冲注入(BDI)结构。其缓冲放大器采用单边结构,具有高增益、低功耗、低噪声的特点,降低了输入阻抗,提高了注入效率。基于HHNEC 0.35 m 2P4M标准CMOS工艺,完成了芯片的设计与制造。经测试,引入电容共享方案后其有效电荷容量达到70 Me-/像元,电路各项功能正常,在光照条件下,芯片呈现出高的灵敏性。在2.5 MHz读出速率下,中波及长波输出电压范围均大于2 V,非线性小于1%。在100 f/s帧频下,整体功耗小于170 mW。     

256×256CMOS读出电路随机开窗的简易实现

介绍了一种实现CMOS读出电路的随机开窗口的方法。该方法采用译码器的方式实现,与传统的移位寄存器实现读出电路随机开窗相比,该方法的优点是电路结构简单、版图占用芯片面积小、功耗低,以及操作灵活。主要介绍了采用译码器实现随机开窗的原理和电路设计,并给出了相应的仿真波形。     

日盲紫外焦平面探测器的抗辐射加固设计

设计了一款320×256元抗辐射日盲紫外焦平面阵列探测器,重点针对探测器的读出电路版图、积分开关偏置点、探测器芯片外延结构及器件工艺开展了抗辐射加固设计。对加固样品开展了γ总剂量和中子辐照试验和测试,试验结果表明样品的抗电离辐照总剂量达到150krad(Si),抗中子辐照注量达到1×10¹³n/cm²(等效1MeV中子),验证了抗辐射加固措施的有效性。     

320×256大电荷容量的长波红外读出电路结构设计

长波红外探测器存在暗电流大、背景高的特点,需要设计大电荷容量的读出电路。采用分时共享积分电容的电路结构,在面阵焦平面的有限单元面积中设计了一种高读出效率、大电荷容量的320256长波红外焦平面读出电路。电路输入级采用电容反馈跨阻放大器（CTIA）结构,具有注入效率高、噪声低、线性度好的特点。基于CSMC 0.35 m标准CMOS工艺模型进行了模拟仿真以及版图设计完成后的后端仿真,电路输出电压范围大于2 V,非线性小于1%,帧频为100 f/s,采用分时共享积分电容电路结构后,像元有效电荷容量达到57.5 Me-/像元。     

256×256焦平面阵列读出电路数字控制研究

随着探测器阵列规模的快速发展,探测器阵列信号的整帧读出时间加长,在实时成像和光谱测试等方面遇到一些问题.文章主要针对256×256红外焦平面阵列进行数字控制研究,并着重对读出电路多通道输出控制方式进行讨论.该控制模式成功应用在256×256焦平面阵列读出电路中,在同样的主钟控制下,使帧读出时间缩短为原来的2/3(双通道输出)和2/5(四通道输出),在实际测试和检验中得到很好的效果.     

640×512焦平面读出电路设计

介绍了640×512电容反馈跨阻放大器(CTIA)型焦平面读出电路的设计,包含模拟电路与数字模块设计。分析了CTIA采样单元的设计,折中优化了采样单元的面积、噪声、增益等因素,同时优化了采样单元控制电路,最大限度地提高了对采样单元阵列的驱动能力;数字控制部分着重分析了对行选、列选、翻转读出、随机开窗、隔行扫描、多路选择输出等功能的实现方式。设计基于0.5μm DPTM工艺进行仿真验证,采样单元面积为25μm×25μm,工作频率为5MHz,芯片面积为18.1mm×17.4mm,输出摆幅大于2.5V,动态范围大于70dB。     

注F~+加固CMOS/SOI材料的抗辐射研究

向SIMOX材料的SiO2埋层或Si/SiO2界面注入170 keV F+,进而制成CMOS/SOI材料,采用60Co g 辐射器辐照并测量材料的I-V特性。结果表明:向CMOS/SOI材料埋层注入F+离子,能提高CMOS/SOI材料的抗电离辐照性能。而且,注入F+的剂量为11015cm2时,材料的抗辐照能力较强。这对制作应用于电离辐射环境的COMS/SOI器件极其有益。     

抗辐射加固技术

简要介绍了辐射因素、效应及抗辐射微电子材料的选择，抗辐射加固技术的发展动态；对如何发展抗辐射加固技术提出了几点建议。     

640×512-5μm InGaAs短波红外焦平面读出电路设计

为了适应第三代红外焦平面高密度、微型化发展方向,设计了一款大面阵小像元低功耗640×512-5μm InGaAs短波红外焦平面读出电路。重点研究了3T像素单元简易结构的性能,分析其对芯片暗电流、焦平面噪声的影响,实现了卷帘曝光工作方式、列级缓冲器动态工作以及四通道输出功能。利用可编程增益放大器,实现增益可调以及噪声抑制功能。基于0.18μm 3.3V标准CMOS工艺,在输入时钟频率为5MHz条件下,对小像素单元进行性能分析,阵列窗口进行四通道输出以及线性度仿真。结果表明,电容反馈跨阻放大器(CTIA)输入级偏压变化约30mV,工作帧频为54Hz,输出摆幅为1.7V,最大功耗小于150mW,线性度为99.987%。     

基于电流镜积分的红外探测器读出电路设计

详细分析了电流镜积分(CMI)读出电路的工作原理、设计过程和CMI结构的噪声,并用CSMC 0.5μm CMOS工艺对所设计的电路进行仿真和版图设计,仿真结果表明CMI结构在电源电压为5 V,积分电容为2 pF时能提供一个较大的电荷存储能力(6.25x107个电子);在光生电流为50 pA时,探测器偏压稳定在3.615...     

半导体器件抗辐射加固现状及其发展

对六种现有器件的抗辐照水平进行了简单的介绍，其中CMOS和CMOS／SOS器件具有较好的抗辐照能力，将被军用和空间电子系统广泛采用，特别CMOS器件是空间电子系统应用最理想器件。本文详细的介绍了具有很大发展前途的二种抗辐射加固器件－SOI和GaAS器件，它们的抗辐照能力将能完全满足军用电子系统对抗辐射加固愈来愈高的要求。     

1×128热释电IRFPA CMOS读出电路的研究

热释电红外焦平面阵列是非致冷红外焦平面阵列的主要发展方向之一,其读出电路是关键部件,属数模混合集成电路。分析了热释电读出电路的特点,设计原则,并给出了一种读出电路设计方案以及仿真和实验结果。     

128×128 IRFPA CMOS读出电路

研制出一种直接注入(Direct Injection)方式的128×128元红外焦平面CMOS读出电路.其中,采用了相关双采样电路,使信噪比明显提高.对电路方案进行了计算机仿真.实验结果表明,读出电路的动态范围≥74 dB,功耗≤5 mW.     

一种抗辐射加固检错纠错电路的设计

分析了电子元器件在空间辐射影响下的一些性能变化,设计了一种应用于星载计算机数据管理系统的抗辐射加固检错纠错电路.重点介绍了逻辑设计、版图设计和抗辐射加固设计.电路采用商用标准CMOS工艺加工,使用版图级、单元级和电路级等多层次的0.5 μm综合体硅加固技术,提高了抗辐射能力.试验结果表明,电路的抗辐射总剂量最高可达3.6 kGy(Si).     

集成电路抗辐射加固技术的发展动态

随着芯片集成度的提高,器件加固技术的难度越来越大,加固技术出现激烈竞争。本文扼要介绍几种较好的加固技术的近期发展动态,技术水平以及部分典型加固产品的抗辐射能力。     

基于分时共享方案的640×512红外读出电路设计

大规模、高集成度的红外焦平面器件是实现高空间分辨率红外成像的核心。针对高集成度的红外焦平面技术发展,文中设计了一款15 m中心距640512的红外焦平面读出电路。为提升器件信噪比和积分时间,提出了一种22四个像元分时复用积分电容共享技术方案,单元采用直接注入（DI）结构作为输入级,使得读出电路最大电荷容量可达20 Me-/像元。电路有两档电荷容量可选,可满足不同光电流信号的读出要求。为了减小噪声的注入及提高缓冲器偏置电流的精度,为信号传输链路设计了相应的偏置电路。电路仿真结果表明,电路帧频108 Hz,功耗低于110 mW,线性度可高达99.99%。电路采用了CSMC 0.18 m 1P4M 3.3 V工艺加工流片,常温测试结果显示电路工作电流正常,偏置开关可控,功能正常。     

320×240元非制冷红外焦平面阵列读出电路

采用1.2 μm DPDM n阱CMOS工艺设计并研制成功320×240热释电非制冷红外焦平面探测器读出电路.该读出电路中心距为50 μm,功耗小于50 mW,主要由X、Y移位寄存器、列放大器、相关双采样电路等构成,采用帧积分工作方式.经测试,研制的读出电路性能指标达到设计要求.给出了单元读出电路的电路结构、工作过程和参数测试结果.采用该读出电路和热释电红外探测阵列互联后,获得了良好的红外热像.     

新型低功耗128×128红外读出电路设计

文中介绍了一种新型的128×128红外读出电路中的低功耗设计,包括像素级和列读出级两部分.在像素级设计中,提出了一种新型四像素共用反馈放大器(Quad-Share Buffered Injection,QSBDI)的结构:每个像素的平均功耗为500nW,放大器引入的功耗降低了30%,同时使像素FPN只来源于局部失配.列读出级采用新型主从两级放大列读出结构,其中主放大器完成电荷到电压的转换,从放大器驱动输出总线来满足一定的读出速度.通过SPICE仿真发现,与传统列电荷放大器结构相比,新型结构可节省60%的功耗.     

一个128×128CMOS快照模式焦平面读出电路设计

本文介绍了一个工作于快照模式的CMOS焦平面读出电路新结构——DCA(Direct-injection Charge Amplifier)结构.该结构像素电路仅用4个MOS管,采用特殊的版图设计并用PMOS管做复位管,既可保证像素内存储电容足够大,又可避免复位电压的阈值损失,从而提高了读出电路的电荷处理能力.由于像素电路非常简单,且该结构能有效消除列线寄生电容C_bus的影响,因此该结构非常适用于小像素、大规模的焦平面读出电路.采用DCA结构和1.2μm双硅双铝(DPDM-Double-Poly Double-Metal)标准CMOS工艺设计了一个128×128规模焦平面读出电路试验芯片,其像素尺寸为50×50μm²,电荷处理能力达11.2pC.本文详细介绍了该读出电路的体系结构、像素电路、探测器模型和工作时序,并给出了精确的HSPICE仿真结果和试验芯片测试结果.     

集成电路应用与抗辐射加固（上）

本从特定应用出发介绍集成电路抗辐射加固的若干技术,包括辐射因素、抗辐射材料及器件,着重介绍ＳＯＩ材料的相关技术的现状及其应用。