具有锁相式频率合成器的跳频通信系统中的混沌

本文研究以锁相式频率合成器为核心构成的跳频通信系统中的混沌现象,分析了混沌对跳频通信系统的影响;利用Mel'nikov 方法证明了当系统参数满足一定条件时,系统输出混沌,并导出了系统出现混沌时与系统参数之间的关系;实验结果与理论分析相吻合.     

用DDS和PLL实现的短波快速频率合成器

本文对用DDS驱动PLL的快速高分辨率（用于短波跳频电台）频率合成器进行了分析，对其中的关键技术难题提出了一些解决方法。     

锁相式频率合成器的捕捉方法及跳频时间分析

本文分析了锁相式频率合成器的各种扩捕手段及它们的优缺点,并提出最适合雷达捷变频使用的频综锁相环捕捉方案;同时分析了这种频综的跳频时间,提出了实现快速跳频的各种有效措施。     

快速跳频电台频率合成器的研究

跳频通信具有很强的抗干扰能力，是未来战场通信扣主要通信手段。跳频速率的快慢很大程度上决定了跳频电台抗干扰能力。实现快速跳通信的关键之一是要求频率转换时间极短的频率合成器，常规的频率合成技术已难以满足要求。     

用于无绳电话的嵌入式锁相频率合成器

设计了一种用于无绳电话的锁相频率合成器,可以基于ＢｉＣＭＯＳ工艺与高频接收模拟电路实现单片集成。着重讨论了鉴频／监督相器的原理、死区、最大频率限制及其输出电路。给出了硬件实现的具体线路图,并对模拟结果进行了讨论。     

多信道无绳电话中的锁相频率合成器

本文介绍了多信道无绳电话系统中的锁相频率合成器的硬，软件设计与实现，并介绍了集成锁相频率合成器ＭＣ１４５１５６和高速双模置分频器ＭＣ１２０１７，还给出了锁相频率合成器的主要参数的测试方法。     

一种快速跳频SAW频率合成器

在跳频通信系统中需要频谱纯度高、噪声电平低和具有快速跳频能力的频率合成器。常规的频率合成器有直接合成和间接合成两种，前者虽具有快速跳频能力，但设备复杂、体积较大；而后者跳频速率又太慢。本文提出一种声表面波（ＳＡＷ）技术实现的频率合成器，它不仅具有快速程控跳频能力，而且体积小、重量轻、耗电省，很适合应用于跳频通信系统。     

应用于Bluetooth频率合成器的可编程分频器设计

设计了一种应用于Bluetooth整数频率合成器的可编程分频器.电路设计采用SMIC 0.18 μm CMOS工艺和Cadence Spectre仿真器.整个分频电路由基于SCL(Source-Coupled Logic)结构实现的16/17双模预分频电路和基于标准数字逻辑单元实现的可编程计数器组成.频率合成器的信道间隔设为1 MHz.通过对可编程计数器进行预置数,分频器覆盖整个ISM信号频段(2400～2478 MHz).     

Design of Down Scalers in Mixed-Signal GHz Frequency Synthesizer

An optimized method is presented to design the down scalers in a GHz frequency synthesizer.The down scalers are comprised of dual modulus prescaler (DMP) and programmable & pulse swallow divider,different methods of high frequency analog circuit and digital logical synthesis are adopted respectively.Using a DMP high speed,lower jitter and lower power dissipation are obtained,and output frequency of 133.0MHz of the DMP working at divide-by-8 shows an RMS jitter less than 2ps.The flexibility and reusability of the programmable divider is high;its use could be extended to many complicated frequency synthesizers.By comparison,it is a better design on performance of high-frequency circuit and good design flexibility.     

数模混合GHz级频率综合器下变频模块设计

介绍了一种应用于GHz级高速频率合成器的数模混合下变频模块.采用了高速射频双模预分频器与数字逻辑综合生成的可编程吞脉冲分频器相结合的设计方法.双模预分频实现了高速低抖动低功耗,双模预分频器工作在除8状态输出133MHz频率时,均方差抖动小于2ps;可编程吞脉冲分频器算法灵活、设计复用性强,该算法可以灵活运用到许多复杂频率综合系统.相比较而言,该设计获得了更好的高频电路性能与设计复用性.     

应用于频率合成器的宽分频比CMOS可编程分频器设计

提出一种应用于射频频率合成器的宽分频比可编程分频器设计。该分频器采用脉冲吞吐结构,可编程计数器和吞脉冲计数器都采用改进的CMOS源极耦合（SCL）逻辑结构的模拟电路实现,相对于采用数字电路实现降低了电路的噪声和减少了版图面积。同时,对可编程分频器中的检测和置数逻辑做了改进,提高分频器的工作频率及稳定性。最后,采用TSMC的0.13μm CMOS工艺,利用Cadence Spectre工具进行仿真,在4.5 GHz频率下,该分频器可实现200515的分频比,整个功耗不超过19 mW,版图面积为106μm×187μm。     

一种单片低相噪宽带频率合成器

基于0.18 μm SiGe BiCMOS工艺,设计实现了一种低相噪宽带锁相环型频率合成器电路,分析了锁相环型频率合成器中优化相噪和拓宽工作频率的途径和方法。提出了一种低输出噪声参考缓冲电路和高速Delta-sigma调制器结构,改进了MOS管结构的电荷泵电路,采用÷2/3级联可编程分频器结构,实现了宽工作频带。流片测试结果表明,归一化底板相位噪声达到-232.2 dBc/Hz,工作频率可覆盖1~20 GHz。     

UHF RFID频率合成器及其快速控制器设计

针对射频识别(RFID)系统中对本振信号的高质量要求,基于双模分频锁相频率合成的基本原理,提出了一种高稳定度低相噪的UHF波段RFID频率合成器的设计方法,着重对系统的电路参数进行了分析和仿真,并设计了基于FPGA的快速控制器用于参数配置。测试结果与仿真结果基本一致,该频率合成器及其控制器达到了UHF射频识别的应用要求。     

一种宽频可编程频率合成器的设计实现

设计了一种宽频率工作范围、可编程的频率合成器.引入自偏置的DLL结构及启动电路扩展系统频率范围,消除误锁定,在保证DLL系统稳定性及不改变系统锁定状态的基础上,实现倍频器倍频因子的随意转换.同时使用两位寄存器配置初始电压,保证系统的快速锁定.该频率合成器用0.13μm 1.8VCMOS工艺实现,工作频率范围为14～700MHz,可供选倍频数为1,2,4,8.在输入时钟为50MHz、倍频数为8、输出时钟频率为400MHz的工作频率下,系统功耗为28.44mW,周期抖动约为9.8ps.     

雷达捷变频频率综合器技术及跳频时间测量

对雷达捷变频频率综合器技术进行研究,提出一些实用性好的设计方法,介绍一种比较新的跳频时间测量技术,并给出两种实际研制结果。     

一种基于AD9854的高速跳频源设计

介绍了跳频通信系统的基本组成、工作方式以及跳频通信系统中跳频综合器的设计要求。结合跳频综合器的设计要求以及AD9854、FPGA的特点给出了一种基于AD9854的高速跳频源实现方法,在微处理器和FPGA的控制下能够生成多种跳速和多种图案的跳频信号,适合于多种应用场合。     

X波段低相噪合成频率源设计

利用阶跃恢复二极管的强非线性特征和50MHz参考源,设计出一种高效率微波梳状发生器基准信号源,并通过此信号源采用谐波双混频合成法研制出低相噪、高杂散抑制的X波段跳频频率源。主要性能参数实测结果为:输出频率7.6～8.5GHz,频率跳频间隔50MHz,相位相噪≤-105dBc/Hz/1kHz、杂散抑制≤-60dBc。