电子产品面板控制芯片的后端设计

采用SOC Encounter基于华虹NEC 0.35 μm CZ6H 1P3AL工艺,进行电子产品面板控制芯片的版图设计。在版图设计过程中,采用时序驱动布局,同时限制布局密度达到良好的效果,利用时钟树自动综合和手动修改相结合,使时钟偏移尽可能少。并对在电源网络连接、布线时遇到的问题,提出解决办法。最终实现该芯片的物理设计,结果满足时序和制造工艺要求,并达到以下指标:工作频率12 MHz,芯片面积1.089 mm²,功耗为2.715 2 mW。     

用Calibre工具对FFT芯片进行物理验证

FFT芯片在Astro工具中版图设计一旦完成,必须进行设计规则检查以确保版图设计的正确性。违反规则的版图设计将成为电路生产的隐患,因此,必须在sign-off之前检查出并改正。介绍了如何使用Mentor公司Calibre工具对Astro工具导出FFT芯片的GDSⅡ文件进行设计规则检查、天线规则检查、电学规则检查和版图与电路图一致性检查,并对检查中出现的问题提出相应的解决办法。     

浅谈集成电路版图验证工具Dracula中的几何设计规则检查（DRC）

介绍了集成电路版图验证工具Dracula中DRC的基本流程、基本内容、基本命令和DRC文件的编写及注意事项，并给出了检查宽铝规则的实例和运行DRC的详细操作步骤。     

数字芯片设计的断言验证

随着设计规模及其输入数据量指数性增长，模拟时间已长得无法忍受。另外，也很难判断模拟验证的完备性。形式验证不用向量、运用数学方法证明设计的特征和等价性，对这两个问题给出解决办法，但技术发展仍存在不少难题。在模拟中引入形式验证技术，形成的断言验证方法，可能是解决验证危机的有效办法。     

系统级芯片设计语言和验证语言的发展

由于微电子技术的迅速发展和系统芯片的出现,包含微处理器和存储器甚至模拟电路和射频电路在内的系统芯片的规模日益庞大,复杂度日益增加。人们用传统的模拟方法难以完成设计验证工作,出现了所谓“验证危机”。为了适应这种形势,电子设计和验证工具正在发生迅速而深刻的变革。现在基于RTL级的设计和验证方法必须向系统级的设计和验证方法过渡,导致了验证语言的出现和标准化,本文将对当前出现的系统级设计和验证语言进行全面综述,并论述验证语言标准化的情况。分析他们的优缺点和发展趋势。最后简单评述当前的验证方法,说明基于断言的验证是结合形式化验证和传统模拟验证可行的途径。     

数字芯片设计的模拟验证

模拟是验证数字芯片设计的传统方法。随着设计规模及其输入数据量指数性增长，模拟时间越来越长。本文详细介绍了测试生成、模拟引擎和结果检查，同时简要介绍了智能模拟和三种模拟加速技术。     

RFIC芯片的测试与设计验证

射频芯片(RFIC)的性能极易受到键合线、外围元件与电路等片外因素的影响,通常一款商用射频芯片的设计需要经过从初始芯片设计、芯片测试验证、修正芯片设计的多轮反复过程。因此射频芯片在设计时就需要对IC电路、键合和片外元件电路进行综合考虑。根据这一特点,结合相关芯片的实践经验,讨论射频芯片测试与验证的一般方法和经验技巧,对RFIC的设计具有实用价值。     

未来芯片主流验证技术正规验证等效电路检查技术

简单来说,有3种验证电路逻辑正确性的方法--模拟(Simulation)、仿真(Emulation)以及正规方法(Formal Methods),如图1.     

微捷码QuartzDRC和Quartz LVS支持台积电全新的统一物理验证格式

微捷码（Magma）设计自动化有限公司日前宣布。QuartzDRC和QuartzLVS现在可支持台积电（TSMC）互操作设计规则检查（iDRC）和互操作版图电路图一致性检查（iLVS）。采用这两种统一的电子设计自动化（EDA）数据格式与线性Quartz物理验证解决方案。微捷码和台积电将通过合作帮助双方客户实现更轻松快捷、更低成本的台积电40nm工艺技术采用。     

分组密码算法芯片验证

介绍了分组密码算法芯片验证的流程、内容和方法,详细介绍了分组密码算法芯片的验证技术——测试基准。     

一种电子系统认证芯片的物理设计

为了防止电子产品被非法克隆复制,本文对一款利用系统认证原理对电子系统进行保护的芯片FD310S进行了物理设计。该系统认证芯片是基于华虹NEC 0.35μm三层金属工艺,采用SoC Encounter时序收敛流程进行设计,进行了包括布图规划、时序驱动布局、静态时序分析和优化、时钟树综合和时序驱动布线等步骤,最终实现了时序收敛;并且在Virtuoso环境中对其中一个形状特殊的复用I/O Pad进行了电源环的连接。该设计成功通过了设计规则检查（DRC）和版图与原理图一致性检查（LVS）。     

一种新颖的集成电路版图验证方法

版图验证是集成电路设计的瓶颈之一。文章全面系统地阐述了超大规模集成电路LVS版图验证的原理、方法和基本的流程，着重介绍了基于Dracula开发的CMOS、Bipolar和ABCD(Advanced Bipolar CMOS DMOS)工艺的LVS命令文件，在解决以上工艺的电路LVS的过程中，取得了令人满意的效果。     

电子产品可靠性评价与物理模型应用探讨

该文以电子产品的故障为出发点,从集成电路-封装、集成电路-芯片、电路板(或线路板)、电子元件、系统和多系统的角度论述了不同任务环境下电子器件的故障机理特点。系统论述了故障模式、影响及危害性分析(FMECA)和故障模式、机理与影响分析(FMMEA)两种故障机理分析方法,同时结合低周疲劳、高周疲劳、裂纹萌生、反应论模型、芯片失效等失效机理对故障物理元模型进行分类讨论,对电子产品可靠性评价与物理模型应用进行了系统的探讨,为电子产品可靠性评价及失效物理评估模型的选取提供了依据。     

电原理图审查

电子设计自动化技术是现代电子设计的主流,其中设计审查(Design Verification)过程是电子产品的瓶颈之一。文中提出一种基于DxDesigner软件二次开发的电原理图审查平台,利用企业长期在工程实践中积累的设计经验和设计规范来实现对DxDesigner原理图的审查。结合数据库技术可以使大量的规则得到充分的使用和继承,大幅提高了审查的效率,节约了设计成本。     

基于VMM统一验证平台的处理器芯片功能验证

本文结合处理器芯片实际项目,重点介绍了功能验证环节的工作。文章基于VMM验证平台,利用System Verilog语言自动生成测试激励,采用断言和功能覆盖率相结合的验证方法,实时监测RTL模型运行时的各种信号,自动进行覆盖率统计,通过增加约束实现覆盖率的快速收敛。文章最终给出了基于VMM验证平台进行功能验证的结果,绘制了功能覆盖率上升曲线。     

RFID标签芯片验证平台

RFID(Radio Frequency Identification)标签芯片命令及其帧格式多样,增加了验证的复杂性,而且验证充分性难以得到保障.为了能够高效地验证RFID标签芯片以及解决验证充分性的问题,提出了一种基于覆盖率和受约束的随机激励的面向对象的功能验证平台设计方法.验证平台不仅能对单条命令进行验证,也能对特定的和随机的命令流进行验证,并自动检查验证结果.实践表明,该验证平台大大提高了验证生产率,保证了流片后芯片功能的正确性.     

基于EPP并口的视频芯片验证

增强型并口(EPP)是一种PC机与外设之间简单而可靠的通讯手段。文章使用硬件描述语言Verilog,实现了基于该协议数据读写规范的EPP上传和下载IP核设计,以标准的同步FIFO接口,为FPGA原型与PC机提供实时芯片验证的中间输出和测试矢量输入。并以JPEG2000编码芯片和数字视频解码芯片的验证实例,说明了该IP核在复杂芯片设计的实时验证中的有效应用。     

基于UVM验证方法学的数字交换芯片验证平台

采用统一验证方法学(universal verification methodology,UVM)搭建验证平台,对数字交换芯片的功能进行验证[1]。由于数字交换芯片的数据处理量较大,验证平台产生受约束的随机激励来验证数字交换芯片的功能,并通过代码覆盖率和功能覆盖率来完善验证用例。仿真结果表明,通过该验证平台验证数字交换芯片的功能正确,功能覆盖率达到100%,并通过机台测试。     

PCI总线控制器的验证方法研究

文章在仔细研究了目前常用的集成电路验证方法后,采用仿真验证方式对PCI控制器进行功能验证.设计中架构了基于总线功能模型的验证平台,使用脚本程序协助控制验证和代码调试的过程,提高验证过程的自动化程度.验证平台具有很好的可重用性,为后续PCI相关产品开发提供了参考,节省开发的时间和精力.