基于ADF4111的锁相环频率合成器设计

为得到性能优良、符合实际工程的锁相环频率合成器,提出了一种以ADI的仿真工具ADIsimPLL为基础,运用ADS(Advanced Design System 2009)软件的快速设计方法。采用此方法设计了频率输出为930~960 MHz的频率合成器。结果表明该频率合成器的锁定时间、相位噪声以及相位裕度等指标均达到了设计目标。     

基于ADF4356锁相环的雷达频率合成器设计

随着弹载武器逐渐向着体积更小、速度更快、频带更宽、功能更多等方向发展,雷达导引头作为弹载武器进行精确识别打击目标的核心系统,对其性能、小型化等方面要求越来越高.雷达频率合成器作为雷达导引头的核心部件,其输出信号可以为雷达系统提供采样时钟信号、直接数字合成(DDS)工作时钟信号、本振信号等,信号的质量直接影响雷达系统的整...     

基于数字锁相环的宽带频率源设计

介绍了数字锁相环路的基本原理,分析了集成锁相环芯片ADF4107的性能,采用其设计出一种具有多个频道的宽带频率合成器,它具有结构简单、稳定性好、精度高、易实现等特点。     

基于锁相环技术的UHF频段宽带频率源设计

针对UHF频段的通信系统,研制了一种UHF频段的宽带频率源。采用锁相环频率合成的方法,通过对器件选型、参数设定、环路滤波器等关键部分详细分析的方式,完成了UHF频段频率源的设计。测试结果表明,该频率源的工作频率范围为300MHz-350MHz,步进频率为10kHz,杂散抑制优于45dBc,相位噪声优于50dBc/Hz@100kHz,输出功率大于-15dBm,各项指标满足实际工程应用要求。     

CPT铷原子钟锁相环频率合成器设计和分析

基于CPT(相干布局囚禁)87铷原子钟设计出输出频率为3417 MHz的锁相环频率合成器,通过ADIsimPLL仿真出最佳环路带宽,环路滤波器参数以及相位噪声等,并通过STM32对锁相环芯片进行控制。对频率合成器进行了测试,电路尺寸为40 mm×40 mm,输出信号功率范围为-4 dBm^+5 dBm可调,输出信号噪声满足要求-88.65 dBc/Hz@1 kHz,-92.31 dBc/Hz@10 kHz,-104.63 dBc/Hz@100 kHz,杂散和谐波得到抑制,设计的频率合成器能很好的应用于原子钟的射频信号源。     

基于CDCE913锁相环频率合成器的设计

锁相频率合成技术以其突出的优势在信号发生器、变频器等设计中有着广泛的应用。介绍了锁相芯片CDCE913的工作特性、内部结构及其参数计算方法,给出了以CDCE913为核心的频率合成器的设计方案、硬件原理图和软件程序设计。利用CDCE913的锁相环和分频倍频器产生较宽频带的频率源,通过对实际电路调试和控制芯片程序的编写,实现了输出频率可调。     

锁相环的辅助频率捕获

本文从工程角度介绍了鉴频器辅助频率摘获法、频率数字变换(F/D)辅助频率捕茯法在混合式锁相环技术中的应用;讨论了各自的优缺点,推导出为保证跳频时各频率点的准确锁定、缩短跳频时间、设定环路参数应遵循的原则。     

基于ADF4350锁相频率合成器的频率源设计与实现

介绍了ADF4350锁相频率合成器的内部结构,在此基础上,分析和探讨了ADF4350锁相频率合成器的基本原理和工作特性.结合ADF4350的工作特性,给出了一种用AVR单片机控制ADF4350锁相频率合成器的频率源设计方法.对于环路滤波器,运用ADIsimPLL软件进行仿真和设计.通过对锁相环硬件电路的调试和编写相关单片机控制程序,实现了一个性能较好的频率源.     

基于ADF4107的锁相环仿真

本文根据锁相环的设计原理,基于锁相芯片ADF4107,利用AD公司的ADIsimPLL软件对锁相环外围电路进行了仿真,得到环路滤波器中的各个元件值,并利用其值,进行了实际的电路设计和制作,测试结果显示锁相环频率合成器工作性能良好。     

基于锁相环的L波段频率源设计与实现

介绍了一种L波段的频率合成源的设计与实现方法,采用电荷泵锁相环来实现.该法设计的频率源具有低相位噪声、低杂散和高频率稳定度等特点,经过测量所做实物表明:相位噪声为-80.4dBc/Hz@1kHz;杂散抑制优于-55dBc;输出功率大于6dBm.满足项目的指标要求,并且,电路结构简单,体积小巧,性能优良,能够用于实际电路...     

基于锁相环技术的X 波段频率源的研制

介绍了一种X 波段频率源的设计方案及相关理论。采用数字锁相环内混频技术实现的该X 波段频率源具有频带宽,相位噪声低,杂散低等特点。其主要技术指标如下：输出频率范围为9.8GHz～10.8GHz,频率步进为5MHz,在偏离1KHz 处相位噪声优于-85dBc/Hz,在偏离10KHz 处相位噪声优于-88dBc/Hz,杂散抑制优于60dBc。由最后的测试结果可 知,采用该方法设计的频率源既能保证低杂散又能显著改善相位噪声水平,可广泛用于通信设备和测试系统中。     

基于DDS 与PLL 的C 波段宽带线性扫频源

利用直接数字频率合成(DDS)和锁相环(PLL)技术相结合的混合频率合成方案,研制了一种C波段宽带、高频率分辨率、快速线性扫频的频率源。为了给PLL 提供低相位噪声的宽带扫频参考信号,选用ADI 的DDS芯片AD9914,并利用阶跃恢复二极管(SRD)高次倍频电路结合二倍频器产生高达3400 MHz 的时钟信号。通过上位机配置AD9914 内部频率调谐字和数字斜坡发生器,产生512.5-987.5MHz 的扫频参考信号,其频率分辨率可精细到赫兹量级。选用低附加噪声的鉴相器和宽带VCO 芯片设计C 波段锁相源,在宽带工作频率范围内对DDS 扫频信号进行快速跟踪,并有效抑制杂散信号。实测结果表明,该扫频源工作频率为4. 1- 7. 9 GHz,在频率分辨率配置为0. 38 MHz 时,单向扫频周期为1 ms,扫频线性度为1. 58×10-6 。单频点输出时相位噪声优于-114 dBc/ Hz@ 10 kHz和-119 dBc/ Hz@ 100 kHz,杂散抑制优于69 dBc。     

基于ADF4001与MAX2620的宽带锁相频率源设计

提出了一种使用MAX2620构成宽带 VCO 及在此基础上与 ADF4001一起构成宽带锁相频率源的设计方案并给出了 电路实物及测试结果.测试表明该频率综合方案具有较宽的频率范围(45 MHz～75 MHz),且频谱杂散性能良好,功耗较低,具有较好的应用价值.     

塑料通信光纤

本文在阐述聚甲基丙烯酸甲酯芯和全氟化聚合物芯塑料光纤（POF）研究现状的基础上，评价了POF传输系统及其元器件、应用领域等问题。     

基于锁相环的Chirp超宽带信号源的设计与实现

在传统的模拟法产生Chirp超宽带信号的基础上,提出了一种基于锁相环（PLL）法的Chirp超宽带信号源设计方案。与传统的模拟方法相比,该方法产生的Chirp超宽带信号载频稳定性高,能够达到参考信号的频率稳定度。从理论上分析了该方法的可行性,并用相应的硬件电路实现了基于PLL的Chirp超宽带信号源。实验结果表明,该方法设计出的Chirp超宽带信号源具有易实现,稳定度高,灵活性和实用性强等优点。     

光纤通信系统中光发射机的设计

光发射机功能是将AV信号接收、调制后,把电信号变换成光信号,经光纤发射出去.在光纤通信系统的原理下,对光发射机的主要组成部分电源、调频电路及锁相器在原理和实现电路上进行设计,使信号源发出的信号经过光发射机后信号失真小、信噪比高,满足信号传输高质量的要求,实现低成本高质量的AV传输解决方案.     

一种高性能鉴频鉴相器的设计

分析了电荷泵型锁相环中鉴相器和电荷泵的非理想因素及优化设计方法。基于台积电公司(TSMC)0.35μm 2层多晶硅4层金属(2P4M)CMOS工艺,设计了一种低杂散的鉴频鉴相器结构,该结构通过"自举"的方法,用单位增益放大器使充放电前后开关管各节点处的电压保持不变,从而消除了电荷共享的影响,减小了鉴相器的输出杂散。仿真结果表明相比于传统鉴相器结构,该鉴频鉴相器有效抑制了电荷共享问题,电荷泵开关管开启时的充放电电流尖峰大大减小了,鉴相前后的电压波动小于200μV,脉冲尖峰仅为3.07 mV,有效降低了鉴频鉴相器的输出杂散。     

基于锁相环CD4046的跳频频率合成器设计

首先介绍了跳频扩频通信的定义、原理以及突出优点,其次阐述了跳频系统重要性能指标的改进以及常用伪随机序列跳频码RS序列的编码方法,接下来对系统的核心部件频率合成器进行了研究.最后基于锁相环频率合成法设计系统模块图,对其中所用CD4046、CC14526、CC4013等重要芯片进行了详细分析,将焊接好的电路板通过仿真实验并给出了结果.     

小数分频频率合成器的计算机辅助设计

通过介绍小数分频频率合成器的基础理论，详细阐述了利用Agilent公司的ADS软件进行小数频率合成器的计算机辅助设计与过程。仿真结果表明，运用ADS仿真模拟有利于提高电路设计和制造水平，对实际中应用小数分频频率合成技术具有较好的借鉴意义。     

基于数字锁相环的近距离无线通信设计

为了实现相对距离更远、无源和免接触操作，提高数据通信的安全性和使用寿命，针对近距离无线通信，提出以数字锁相环CC4046为基础，考虑信号和能量的传递效率，加入功率放大、LC谐振选频、LC串并联及RC滤波网络等电路单元，采取数字调频的方式来传输数据的设计方案；实验表明通信数据稳定，系统能量消耗小，容错能力强。