多层VLSI布线通孔最少化的遗传算法

提出了一种基于遗传算法的通孔最少化算法，该算法适用于多层布纸，可对任意的布纸结果进行通孔最少化。引入线网分组向量和线网走向向量的概念，确保解的可行性；利用遗传算法的选择、杂交、变异等算子，不断对潜在解集进行优化，最终找到问题的优化解。实验表明，该算法的运算速度很快，效率很高。     

一个基于Hopfield神经网络的双层布线通孔最少化算法

本文在布线的群图模型基础上，利用离散型Ｈｏｐｆｉｅｌｄ神经网络解决群图的最大割问题，并着重论述了如何跳出局部优化点的问题，从而较好地解决了双层布线通孔最少化问题，算法考虑了许多来自实际的约束，并进行大量的布线实例验证。     

一个VLSI三层布线通孔最少化的启发式算法

该文在三层布线的线段-相交图模型基础上,提出了一个启发式算法来解决VLSI三层布线通孔最少化问题,该算法通过总体优化和局部优化两个阶段对三层布线进行通孔优化。算法考虑了实际约束的处理方法,并进行大量的布线实例验证。     

一个多层VLSI/PCB布线通孔最小化的神经网络方法

本文提出了一个基于Ｈｏｐｆｉｅｌｄ网络的ＶＬＳＩ／ＰＣＢ多层布线中的有约束通孔最小化方法。在线段交叠图模型的基础上，提出了相邻矩阵，交叠矩阵，定层矩阵等概念，利用换位矩阵，将问题映射为相应的神经网络，并构造了该问题的能量函数，从而解决了多层布线的分层及通孔最小化问题，新算法还解决了多层布线分层的管脚约束和相邻约束问题。     

一个可处理多种约束的多层布线通孔最少化算法

本文分析了常用的VLSI多层布线图模型线段－相交图SCG的局限性,提出了对SCG模型的修正,并基于该模型用模拟退火算法来解决通孔最少化问题,算法可以处理严格和非严格分层的布线,并考虑了许多物理约束的处理方法.实验证明算法可以较大程度地减少通孔.     

VLSI中双层布线导孔数的优化算法

在超大规模集成电路的设计中,通常需要尽可能地减少布线时产生的导孔,因为导孔数是影响集成电路成品率、可靠性及各种电性能的重要因素.本文的工作是解决VLSI双层金属布线的导孔数优化问题.实际的布线根据其拓扑特性和电连通性等效为带权的图.将这种方法推广到三联和四联导孔的情形,并引入了添加冗余导孔的方法以进一步减少导孔的数目.最后给出了对变权图求最大偶子图的算法,以便对三联及四联情形的导孔进行优化.算法实现后试算的实例表明一般能减少30％-50％的导孔.     

双层PCB线网均匀化问题及其算法

线网分布均匀性直接影响到PCB上电路的性能。但由于布线问题的计算复杂性很高,在布线过程中很难保证布线的线网均匀性。在本文中,提出了一种双层PCB线网均匀化的方法。     

一种采用微小通孔的双层布线技术

文中介绍了分别采用聚酰亚胺和 CVD Si O2 作层间介质 ,进行 2 μm× 2 μm通孔的刻蚀和铝双层布线 ,其成品率均可达到 1 0 0 % ,介质对一次铝的覆盖完整率可达 95%以上 ,层间绝缘电压大于 2 50 V     

一个基于人工神经网络的通孔最少化方法

本文在布线的相交图模型基础上,利用离散型的Hopfield网络解决了相交图的最大切割问题,从而解决了双层布线的分层及通孔最少化问题。新算法考虑了许多来自实际问题的约束,并对大量的布线实例进行了验证。     

LSI／VLSI布线的退火模拟算法的研究与实现

本文研究并提出了优化程度较高的退火模拟门阵列总体布线及平行通道区布线算法。算法已用FORTRAN语言实现并作为自动布图系统的组成部分成功地运行在Dual83/20微机上。     

VLSI时钟布线算法的研究进展

随着集成电路工艺技术进入深亚微米、超深亚微米阶段，时钟频率已达到数GHz。设计一个高速、零偏差、低功耗的时钟布线算法已成为一项紧要的任务。文章简要介绍了时钟布线算法的研究进展，包括拓扑生成、实体嵌入、缓冲器插入和变线宽优化等各个阶段的各种算法，并指出了目前这些算法存在的一些问题。     

整平面整体布线算法

论了一种新的布线模式－整平面布线方法，并给出了针对该模式的基于规划的层次化的束布线算法。该算法由块内布线算法和块间布线算法两部分组成，它们的时间复杂性均为多项式时间算法。由于其整平面和层次化的固有特点，该算法特别适合于大规模的多层布线总理２。     

双层板布线的重布线算法

重布线问题是布线设计自动化中一个迄今为止未得到很好解决的重要问题。本文的算法是在模仿人类专家的重布线方法基础上提出的。在对“死线”进行处理时,它不象现有的一些算法那样拆去一部分已布线,来完成“死线”的连接;而是在保持已布线连通性的前提下,对某些已布线进行移动修改,以完成重布线。这样做,会大大提高重布线的成功率和效率。     

双层铝互连倒梯形通孔刻蚀技术研究

针对双层布线中二铝在通孔处台阶覆盖率低的问题,通过优化光刻胶膜的厚度、硬烘温度,以及调整刻蚀气体流量、腔室压力及极板功率,开发出坡度为62.5°的倒梯形通孔;二铝在通孔处的台阶覆盖率大于90%。将该技术用于D/A转换器的研制,成品率得到明显提高。     

一种VLSI零偏差时钟线网布线算法

本文给出了一种时钟线网布线的新算法。算法基本上消化了时钟偏差，并使线网总线长得到了最小化。其关键在于：１在旋转定位的基础上，采用平衡合并的原则构造时钟树拓扑结构，并在合并过程中，保证点与弧之间的连续优化。２根据拓扑表，确定详细布线时的连线走向，从而对总线长作出了进一步的优化。实验结果表明，我们的算法是有效的，能够较好地用一大规模集成电路的时钟线网的布线。     

适用于0.8μmCMOS VLSI的双层金属布线技术研究

多层金属有线互连技术是VLSI工艺中最重要和关键的技术之一．本文系统地研究了用效0．8μmCMOSVLSI的双层金属布线工艺技术，特别是对双层金属布线层间介质的平坦化、接触孔和通孔的低阻欧姆接触及可靠的金属互连等关键工艺进行了分析讨论．这套技术已成功地应用放“0．8μm双层金属布线CMOS计算机主板时钟产生器专用集成电路”的研制，并获得较好芯片成品率．     

VHSI和VLSI用的微细多层布线

本文对VHSI和VLSI所必需的微细多层布线技术进行了研究。选取聚酰亚胺作为层间介质膜,开发出能形成3μm良好通孔的等离子腐蚀和湿腐蚀法,采用原位物理清除技术从根本上克服了接触电阻的难题。在3μm3层布线场合,R_c≤0.1Ω/孔,布线通孔成品率高于99.99％。本项技术业已实际应用,效果满意。     

通用多层区域布线算法

文中提出了一种多用途的ＶＬＳＩ多层区域详细布线算法，该算法使用模拟进化技术进行拆线重布线，对单一网使用改进型多层迷宫算法进行布线。实验结果证明，运算法能得到较好的布线。