一种让上网计算机无缝漫游的方案--移动IP

讨论了一个由IETF(Internet Engineering Task Force, 互连网工程任务组)所建议的、在目前的IPv4架构之下实现计算机移动通信的路由选择协议--移动IP(Mobile IP) ,分析了利用它实现计算机无缝漫游的原理,并探讨了移动IP和未来新一代互联网协议IPv6的结合问题.     

SOC设计过程的质量保证

SOC的出现,导致IC业的进一步分工,出现了系统设计、IC设计、第三方IP、电子设计自动化(EDA)和加工等各种专业.同时,它们又紧密结合,为用户提供完整统一的解决方案,这就促使各专业慢慢形成虚拟的再集成,构成一种"虚拟"的整体.在这种包含复杂而密切联系的分工的"虚拟"实体中,如何保证最后SOC产品的质量,是一个非常困难的问题.本文讨论了分别基于模块和平台的SOC不同功能的验证方法,提供解决SOC产品的质量.     

SOC设计过程的质量保证

SOC的出现,导致IC业的进一步分工,出现了系统设计、IC设计、第三方IP、电子设计自动化(EDA)和加工等各种专业。同时,它们又紧密结合,为用户提供完整统一的解决方案,这就促使各专业慢慢形成虚拟的再集成,构成一种“虚拟”的整体。在这种包含复杂而密切联系的分工的“虚拟”实体中,如何保证最后SOC产品的质量,是一个非常困难的问题。本文讨论了分别基于模块和平台的SOC不同功能的验证方法,提供解决SOC产品的质量。     

一种适合SOC的时钟控制器IP核

随着集成电路系统的规模和复杂性的不断提高，基于IP核的SOC系统的设计已被广泛采用。与此同时，电路测试的难度不断增大，对电路的可测性设计也提出了更高的要求。文章介绍了应用于嵌入式系统的16住时钟控制器(Timer Control Unit)的IP核设计，设计中采用了JTAG可测性设计电路。     

一种基于嵌入式IP内核模块的测试方法

嵌入式内核结构的测试正面临着新的挑战,需要提出有效的测试方法。针对IP内核模块测试所面临的技术难点,详细介绍了IP核模块实现测试所需要构建的硬件环境和完整的测试方法,并分析了由测试理论和方法而形成的国际公认标准IEEEP1500。     

IP复用的FSPLC微处理器SOC设计

设计了一种专用PLC微处理器SOC模块FSPLC,基于IP核复用方法和SOC技术复用第三方AVRAT90S1200IP核基础上集成了自行设计的LP、BP、MBI、CBI、BBI等模块,以AlteraNiosII开发板作为验证平台对实际的PLC应用程序做了可行性验证,FSPLC具有快速处理PLC梯形图程序、快速处理指令表语句中复杂的嵌套逻辑运算、PLC之间CAN总线通讯等优点。     

第三方集成电路IP质量评测过程与案例分析

本文提出了一种基于第三方的集成电路IP质量评测过程,基于第三方过程的IP评测案例分析表明,该过程能够有效地提高集成电路IP项目的可交付项质量。同时本论文使用该评测过程的应用案例,对进一步的集成电路IP质量发展提出了若干建议。     

基于功能分类的第三方IP质量评测

分析目前几大IP质量评测标准特点,指出当前用于转让和交互的IP评测标准,着重于共同特征,缺乏个性特征,特别是针对功能特征的描述。基于功能分类,提出面向IP设计流程和IP功能目录的第三方质量评测方法。将IP功能特征引入质量空间,新的IP质量评测标准更客观、可行。作为方法示例,介绍运算处理类软IP核的质量评测过程。     

基于AMBA总线的DMA控制器IP核设计

本文介绍了一种基于AMBA快速总线--AHB总线的32位DMA控制器的设计,该设计与ARM公司的PrimCell(R)相比,有更小的面积,更优的性能,可以用于作为各种芯片内DMA控制器的参考设计.     

基于IP 模块的片上系统设计

传统IC设计方法关注的是如何创建一个全新的设计并进行有效的验证。复杂的IP模块，嵌入式软件，不断增长的晶体管数量，这些都变成了传统方法日益沉重的负担，在片上系统SOC（system-on-chip)设计中，基于IP模块的功能组装正在逐渐代替传统的功能设计而成为主流的设计方法，本文介绍基于IP模块的片上系统的设计和验证。     

SOC设计中的IP挑战

IC设计正逐渐转向系统级芯片(SOC)设计,IP核是其中的重要核心部分.本文介绍了IP核的概念及交付形式,讨论了IP核相关标准、IP验证、IP的质量评估,以及知识产权的保护,并从上述几个方面分析了IP核所面临的挑战.     

系统芯片设计中的可复用IP技术

可复用IP技术是系统芯片(SOC)设计业的关键技术之一,IP复用能够提高SOC的设计效率,缩短生产周期.鉴于此,论述了IP的基本概念与分类、IP模块的设计和基于IP复用技术的SOC设计过程,并讨论了IP设计与应用中的一些要点,如IP模块的接口、IP的产权保护和IP的选用等.     

SOC设计复杂性以及IP复用方法

各电子公司正在转向生产采用数字融合技术的产品,这就要求设计者在6~9个月的设计周期内即能提供功能空前复杂的集成电路和片上系统(SystemsonChip,SoC),而且以大批量销售价格供货。这些芯片已经应用于流行的、面向消费者的手持式计算、多媒体和互联网驱动通信产品。SoC设计的复杂性基于SoC概念的设计复杂性,给项目小组带来了巨大的挑战,因为在一个典型系统中将包含众多的功能模块。对于目标系统这样复杂的项目来说,如果要从头设计,即使是人数最多、最有经验而且最为能干的项目团队也是难以胜任的。某种形式的电路知识产权(IP)复用机制已…     

面向SOC设计的可变规模的LCD驱动lP核的设计

文章介绍了一个面向SOC设计的可变规模的LeD驱动IP核,该IP包括四个独立的LeD驱动单元（DU）。不仅可以通过配置该IP使四个独立的Du分别驱动不同规模的LCD,而且能够实现四个Du级联来面对更复杂的应用场合。此外,设计了一个与wishbone总线相兼容的接口模块wrapper,并将该IP结合wrapper模块嵌入到0R1200平台来进行系统级的仿真验证。仿真结果表明该IP达到了设计要求,且通过修改wrapper模块可使该IP核适用于不同的SOC设计平台。     

安全管理中心(SOC)需求和设计

前言最近几年安全建设发展得如火如荼,但许多用户,尤其是大中型企业用户发现,防病毒、防火墙、VPN、入侵检测、扫描器等大量安全产品的购买和部署,似乎并没有达到企业安全防护能力大幅度提升的目的。大量的安全警告、误报、漏报、简单而意义表达不清晰的告警等,常常困扰用户;众多安全厂商和产品之间采用独立的控制台进行管理,安全管理员奔波于不同的控制台之间,仍得不到充分和准确的安全信息。     

基于IP的系统芯片(SOC)设计

随着集成电路设计与工艺技术水平的提高，出现了系统芯片(SOC)的概念。本文介绍了基于IP的SOC设计方式的设计流程，指出了其与传统IC设计方法的不同。讨论了支持SOC设计的几种关键技术，并对SOC的技术优势及发展趋势作了全面阐述。     

SOC用400-800MHz锁相环IP的设计

设计了一个基于锁相环结构、可应用于SOC设计的时钟产生模块.电路输出频率在400～800 MHz,使用SMIC 0.18 μm CMOS工艺进行流片.芯片核心模块工作电压为1.8 V和3.3 V.根据Hajimi关于VCO中抖动(jitter)的论述,为了降低输出抖动,采用一种全差动、满振幅结构的振荡器;同时,通过选取合适的偏置电流,实现对环路带宽的温度补偿.流片后测试结果为:输出频率范围400～800 MHz,输入频率40～200 MHz;在输出频率为800 MHz时,功耗小于23 mA,周期抖动峰峰值为62.5 ps,均方根(rms)值为13.1 ps,芯片面积0.6 mm2.     

基于SOC典型结构的系统验证环境

IP集成已经成为SOC的主要设计方法，但是IP间的不兼容性和冲突带来了SOC设计的大量问题。文章给出了一种基于IP总线的SOC标准架构，并在这一架构上建立了系统验证环境。该验证环境利用现有的EDA工具，并建立在广泛使用的IP重用规范之上，因此具有很强的可移植性。同时，该环境使激励文件也能与IP一起被SOC设计重用，大大减轻了系统验证的工作。该环境适用于SOC设计的各个阶段，并且具有软硬件协同仿真的能力。     

IP技术在SOC中的地位及应用

本文主要介绍了IP技术的概念，并且对其在SOC的地位作了详细的说明，最后对IP在SOC中的应用作了简要的介绍。