共查询到20条相似文献,搜索用时 15 毫秒
1.
高深宽比深隔离槽的刻蚀技术研究 总被引:1,自引:0,他引:1
体硅集成MEMS器件中的一个非常重要的技术就是微结构与电路部分的电隔离和互连。由于体硅工艺与传统CMOS工艺不兼容,所以形成高深宽比的深隔离槽(宽约3μm,深20~100μm)是体硅集成中急待解决的工艺难题。本文采用MEMS微加工的DRIE(Deep Reactive Ion Etclaing)技术、热氧化技术和多晶硅填充技术,形成了高深宽比的深电隔离槽(宽3.6μm,深85μm)。还提出了一种改变深槽形状的方法,使深槽的开口变大,以利于多晶硅的填充,避免了空洞的产生。 相似文献
2.
硅基MEMS器件中存在大量高深宽比结构,对这些结构进行线宽和深度的无损检测,是当前的热点问题。为了实现对这些高深宽比结构无损测量系统的准确校准,采用半导体工艺研制了一系列高深宽比沟槽标准样板,宽度范围2~30 μm、深度范围10~300 μm,其深宽比最大达到30∶1。为了满足样板的校准功能,设计了多种特征结构,包括辅助定值结构、测量定位结构和定位角结构等,还设计了样板量值的表征与考核方法。考核量值包括线宽尺寸、沟槽深度尺寸和均匀性。使用扫描电镜对标准样板进行了测试,结果表明该标准样板可以用于校准近红外宽光谱干涉显微测量系统。 相似文献
3.
4.
三维高深宽比硅基结构是基于微纳制造技术的功能载体或执行机构。其由于小尺寸特征而获得特殊的微纳效应,具有灵敏度高、分辨率高、噪声低、位移量小等特点,在光电、生物、微能源和集成互连等技术领域具有广泛应用前景。主要分析了高深宽比硅基微纳结构的种类及特点;系统综述了该结构的制造方法及国内外研究现状;详细描述了不同外形特征结构的应用领域;从工艺标准、建模仿真、批量生产等方面讨论了高深宽比硅基微纳结构制造存在的技术瓶颈问题,并对高深宽比硅基微纳结构的可靠制造与发展趋势进行了展望。 相似文献
5.
6.
将以光刻胶作为有机前驱物的热解成碳工艺与厚胶光刻工艺结合后,形成一种新的用于制备碳微结构的"C-MEMS(carbon-MEMS)"工艺,它流程简单、成本低、可重复性强且结构设计灵活.该工艺制备出的碳微结构具有较高深宽比(约为101)、良好的导电、导热和机械性能、优良的生物兼容性及化学惰性.综述了其发展过程和研究近况,介绍了该工艺的流程、可重复制备的典型结构以及一些特殊结构如碳纳米纤维等,阐明了其在三维微电池和介电电泳生物芯片等多个领域的应用,预见了该工艺可作为连接纳米、微米级结构的桥梁,将碳纳米纤维用于制备高表面积MEMS结构的前景. 相似文献
7.
8.
9.
10.
由于石英晶体的刻蚀速率小,要实现石英晶体的高深宽比刻蚀,常用的光刻胶或金属掩膜不能满足工艺要求。提出使用双重掩蔽层的方法实现石英晶体的高深宽比刻蚀,即石英晶体和单晶硅键合,然后在单晶硅表面生长二氧化硅,二氧化硅作为刻蚀单晶硅的掩蔽层,单晶硅作为刻蚀石英晶体的掩蔽层。ICP刻蚀过程使用SF6作为刻蚀气体、C4H8作为钝化气体、He作为冷却气体。控制好气体的流量和配比,选择合适的射频功率,能刻蚀出深度为30μm,宽度为50μm的深槽。该工艺对开发新型石英晶体器件有积极的意义。 相似文献
11.
12.
针对微电子机械系统(MEMS)行业对3D加工日益增长的需求,提出了一种结合法拉第笼和倾斜衬底支架,利用改进的BOSCH工艺进行任意角度深硅刻蚀的创新工艺方案。首先通过仿真计算对法拉第笼的特征尺寸进行了优化,进一步采用法拉第笼和用于制备倾角的衬底支架,对BOSCH工艺参数进行了调整,最终获得了倾角为30°、深度超过25μm、深宽比高达7.9∶1的倾斜沟槽。结果表明利用法拉第笼和倾斜衬底支架,采用深硅刻蚀工艺可以制备高深宽比的倾斜沟槽,而且沟槽角度可以通过加工不同倾角的支架实现。结合法拉第笼和倾斜衬底支架进行等离子体刻蚀可为其他倾斜结构的制备工艺提供参考。 相似文献
13.
利用纳米压印结合溅射和反应离子刻蚀工艺制备了具有高深宽比的金光栅,使用傅里叶变换红外光谱仪测得了反射谱线.测量结果显示,只在p偏振光垂直于光栅矢量方向入射条件下才存在共振反射峰,证明了“伪表面等离子体激元波”的存在.基于严格耦合波分析理论计算了金属光栅的反射率,研究了其作为中红外波段波长调制型表面等离子体共振传感器的可行性.数值计算表明负级次衍射光波对应的共振反射峰的移动能获得较高的波长灵敏度.对于深宽比为10的金光栅结构,+1级次和-3级次衍射光波对应的波长灵敏度分别为1600 nm/RIU和5000 nm/RIU,品质因子分别为20 RIU-1和60RIU-1. 相似文献
14.
论述了TSV技术发展面临的设备问题,并重点介绍了深硅刻蚀、CVD/PVD沉积、电镀铜填充、晶圆减薄、晶圆键合等几种制约我国TSV技术发展的关键设备。 相似文献
15.
随着工艺节点减小,对高深宽比接触孔形貌和关键尺寸的精准控制变得愈加困难。基于40 nm逻辑器件量产数据,研究了高深宽比接触孔刻蚀工艺参数和刻蚀设备内部耗材的磨损对器件电性能稳定性的影响,并提出了工艺改进方案。通过减小SiO_2厚度,减小接触孔深宽比,从而改善孔内聚合物在孔底部沉积的问题;通过优化刻蚀工艺参数提高SiN/SiO_2刻蚀选择比,保持刻蚀后SiO_2的厚度与改进前工艺相同。测试结果表明,工艺改进后接触孔底部关键尺寸稳定性提升36%,接触电阻稳定性提升20%。通过工艺改进提高了电参数稳定性,对40 nm工艺节点逻辑器件产品良率提升起到了关键作用。 相似文献
16.
17.
以硅通孔(TSV)为核心的2.5D/3D集成技术是未来高密度封装的主导技术,但是现有的TSV制备技术需依赖高难度的技术和昂贵的设备。提出了一种通孔双面分步填充工艺,先将通孔的一端电镀封口,然后再从另外一端进行电镀填充。此方法避免了难度很高的大深宽比孔中的种子层制备和自底向上的电镀工艺,降低了加工难度。通过工艺改进解决了狭缝缺陷和凸起/空洞缺陷问题,得到了无孔隙的填充孔径为30μm、孔深为300μm、深宽比为10∶1的TSV阵列。通过电学实验测量了所得TSV的电阻。实验结果证明了其填充效果和导电能力,为实现超小型化封装提供了新的技术思路。 相似文献
18.
19.
硅通孔(TSV)是三维系统集成的关键技术和发展趋势,目前已经可以实现深宽比为10∶1的TSV结构,且向着更高深宽比方向发展。在TSV制造工艺中,硅通孔刻蚀后的清洗是目前的关键技术难点之一。针对TSV刻蚀的工艺特点和TSV结构的特点,基于气体交替技术的硅刻蚀反应副产物种类以及清洗过程清洗液在TSV孔内的流体特性进行分析,探讨了一种基于现有清洗液,利用空间交变相位移(SAPS)兆声波技术进行TSV刻蚀后的清洗方法,并阐述了该清洗工艺的特点及前后工艺间的相互影响。研究结果表明,SAPS兆声波清洗能高效去除深孔内刻蚀残余产物,在TSV工艺集成中有较好的应用前景。 相似文献
20.