半超结SiGe高压快速软恢复开关二极管

将SiGe材料的优异性能与半超结结构的优势相结合,提出了一种半超结SiGe功率二极管, 可适应高频化电力电子电路对功率二极管低通态压降、高击穿电压、较小的反向漏电流以及快而软的反向恢复特性的要求,显著提高器件的各种特性. 关键词： 半超结 硅锗二极管 高压 快速软恢复     

n,p柱宽度对超结SiGe功率二极管电学特性的影响

结合SiGe材料的优异性能与超结结构在功率器件方面的优势,提出了一种超结SiGe功率二极管.该器件有两个重要特点:一是由轻掺杂的p型柱和n型柱相互交替形成超结结构,取代传统功率二极管的n^-基区;二是阳极p⁺区采用很薄的应变SiGe材料.该二极管可以克服常规Si p⁺n^-n⁺功率二极管存在的一些缺陷,如阻断电压增大的同时,正向导通压降随之增大,反向恢复时间也变长.利用二维器件模拟软件MEDICI仿真 关键词： 超结 锗硅二极管 n p柱宽度 电学特性     

大功率低功耗快速软恢复SiGeC功率开关二极管

为满足电力电子电路对功率开关二极管高频化的发展要求，提出了一种大功率低功耗快速软恢复p⁺(SiGeC)-n^--n⁺异质结二极管.与常规的Si p-i-n二极管相比，在正向电流密度不超过1000 A/cm²情况下，p⁺(SiGeC)-n^--n⁺二极管的正向压降减少了约1/5，有效降低了器件的通态功耗；反向恢复时间缩短了一半多，反向峰值电流降低了约25%，软 关键词： 快速软恢复 大功率低功耗 SiGeC/Si异质结功率二极管     

A novel type of ultra fast and ultra soft recovery SiGe/Si heterojunction power diode with an ideal ohmic contact

A novel type of p^+(SiGe)－n^-－n^+ heterojunction switching power diode with high-speed capability is presented to overcome the drawbacks of existing power diodes. The improvement is achieved by using a p^+－n^+ mosaic layer as a substitute for the n^+ region in the conventional p^+(SiGe)－n^-－n^+ diode to realize an `ideal ohmic' contact for electrons and holes simultaneously. Compared with conventional p^+(SiGe)－n^-－n^+ diodes, the ideal ohmic contact p^+(SiGe)－n^-－n^+ diodes have about one third of the reverse recovery time and a half of peak reverse recovery current. Furthermore, the softness factor increases nearly two times and the leakage current decreases 1－2 orders of magnitude. These improvements are achieved without resorting special process step to lower the carrier lifetime and thus the devices could be easily integrated into power ICs. The Ge percentage content of p^+(SiGe) layer is an important parameter for the optimal device design.     

套刻偏差对4H-SiC 浮动结结势垒肖特基二极管的影响研究

4H-SiC浮动结结势垒肖特基二极管与常规结势垒肖特基二极管相比在 相同的导通电阻条件下具有更高的击穿电压. 由p⁺埋层形成的浮动结与主结p⁺区 之间的套刻对准是实现该结构的一项关键技术. 二维模拟软件ISE的模拟结果表明, 套刻偏差的存在会明显影响器件的击穿特性, 随着偏差的增大击穿电压减小. 尽管主结和埋层的交错结构与对准结构具有相似的击穿特性, 但是当正向电压大于2 V后, 交错结构的串联电阻更大.     

p-n结二极管结区边界附近的交流电特性

基于p-n结二极管的理想工作状态的基本假定，推导了二极管在交流电下工作时其基区和p-n结分界面附近上的时间常数与二极管空间尺寸、扩散长度、载流子寿命和外加交流电频率等的依赖关系.结果发现高频和低频两种状态下二极管各类特征参量对时间常数的作用不一样.低频条件下，二极管的时间常数由材料本身来决定，与外加电流频率无关.高频情况下，时间常数则与半导体材料性质无关，只由外加交流电的频率来决定.     

p-n结二极管结区边界附近的交流电特性

基于p-n结二极管的理想工作状态的基本假定,推导了二极管在交流电下工作时其基区和p-n结分界面附近上的时间常数与二极管空间尺寸、扩散长度、载流子寿命和外加交流电频率等的依赖关系.结果发现高频和低频两种状态下二极管各类特征参量对时间常数的作用不一样.低频条件下,二极管的时间常数由材料本身来决定,与外加电流频率无关.高频情况下,时间常数则与半导体材料性质无关,只由外加交流电的频率来决定. 关键词： p-n结二极管 时间常数 载流子 分界面     

超结硅锗碳异质结双极晶体管机理研究与特性分析优化

提出一种超结硅锗碳异质结双极晶体管(SiGeC HBT)新结构.详细分析了新结构中SiGeC基区和超结结构的引入对器件性能的影响,并对其电流输运机制进行研究.基于SiGeC/Si异质结技术,新结构器件的高频特性优良;同时超结结构的存在,在集电区内部水平方向和垂直方向都建立了电场,二维方向上的电场分布相互作用大大提高了新结构器件的耐压能力.结果表明:超结SiGeC HBT与普通结构SiGeC HBT相比,击穿电压提高了48.8%;更重要的是SiGeC HBT器件中超结结构的引入,不会改变器件高电流增益、高频率特性的优点;新结构器件与相同结构参数的Si双极晶体管相比,电流增益提高了10.7倍,截止频率和最高震荡频率也得到了大幅度改善,很好地实现了高电流增益、高频率特性和高击穿电压三者之间的折中.对超结区域的柱区层数和宽度进行优化设计,随着柱区层数的增多,击穿电压显著增大,电流增益有所提高,截止频率和最高震荡频率减低,但幅度很小.综合考虑认为超结区域采用pnpn四层结构是合理的.     

An oxide filled extended trench gate super junction MOSFET structure

This paper proposes an oxide filled extended trench gate super junction (SJ) MOSFET structure to meet the need of higher frequency power switches application. Compared with the conventional trench gate SJ MOSFET, new structure has the smaller input and output capacitances, and the remarkable improvements in the breakdown voltage, on-resistance and switching speed. Furthermore, the SJ in the new structure can be realized by the existing trench etching and shallow angle implantation, which offers more freedom to SJ MOSFET device design and fabrication.     

Fabrication and electrical properties of axial and radial GaAs nanowire pn junction diode arrays

We report on the fabrications and characterizations of axial and radial Ga As nanowire pn junction diode arrays.The nanowires are grown on n-doped Ga As（111）B substrates using the Au-catalyzed vapor–liquid–solid mechanism by metal–organic chemical vapor deposition（MOCVD）. Diethyl–zinc and silane are used as p- and n-type dopant precursors,respectively. Both the axial and radial diodes exhibit diode-like J–V characteristics and have similar performances under forward bias. Under backward bias, the axial diode has a large leakage current, which is attributed to the bending of the pn junction interface induced by two doping mechanisms in Au-catalyzed nanowires. The low leakage current and high rectification ratio make the radial diode more promising in electrical and optoelectronic devices.     

本征约瑟夫森结跳变电流分布的量子修正

在约瑟夫森结跳变电流统计分布的理论拟合过程中,通常考虑的是宏观量子隧穿与热激活这两种过程. 对Bi₂Sr₂CaCu₂O_8+δ表面本征约瑟夫森结的结果分析表明,在宏观量子隧穿与热激活的交界区域内,若考虑量子修正能使实验曲线与理论曲线符合得更好. 这种较为完整的拟合方法,对研究本征约瑟夫森器件中的宏观量子现象及其在超导量子比特中的应用具有积极的意义. 关键词： 约瑟夫森结 跳变电流分布 量子修正     

Study of 4H-SiC junction barrier Schottky diode using field guard ring termination

This paper reports that the 4H-SiC Schottky barrier diode, PiN diode and junction barrier Schottky diode terminated by field guard rings are designed, fabricated and characterised. The measurements for forward and reverse characteristics have been done, and by comparison with each other, it shows that junction barrier Schottky diode has a lower reverse current density than that of the Schottky barrier diode and a higher forward drop than that of the PiN diode. High-temperature annealing is presented in this paper as well to figure out an optimised processing. The barrier height of 0.79 eV is formed with Ti in this work, the forward drop for the Schottky diode is 2.1 V, with an ideality factor of 3.2, and junction barrier Schottky diode with blocking voltage higher than 400 V was achieved by using field guard ring termination.     

PIN限幅二极管结温对尖峰泄漏的影响

建立了PIN二极管的Pspice子电路模型和热模型,模拟了PIN限幅器的瞬态特性。应用FORTRAN语言调用Pspice的仿真数据,计算了PIN二极管结温随输入脉冲变化的情况,讨论了PIN二极管的物理参数与温度的关系,结合结温的升高修改了Pspice软件中PIN二极管的子电路模型参数,模拟得到了不同结温下的瞬态响应曲线以及尖峰泄漏功率与脉冲频率、上升沿、结温的关系。模拟结果表明:输入脉冲的幅度越大,结温增长越快;在不同脉冲频率和上升沿情况下,升高的结温会导致限幅器尖峰泄漏功率增大。     

Research on high-voltage 4H-SiC P-i-N diode with planar edge junction termination techniques

The planar edge termination techniques of junction termination extension (JTE) and offset field plates and field-limiting rings for the 4H-SiC P-i-N diode were investigated and optimized by using a two-dimensional device simulator ISE-TCAD10.0. By experimental verification, a good consistency between simulation and experiment can be observed. The results show that the reverse breakdown voltage for the 4H-SiC P-i-N diode with optimized JTE edge termination can accomplish near ideal breakdown voltage and much lower leakage current. The breakdown voltage can be near 1650 V, which achieves more than 90 percent of ideal parallel plane junction breakdown voltage and the leakage current density can be near 3 × 10-5 A/cm2.     

具有P型覆盖层新型超级结横向双扩散功率器件

为了设计功率集成电路所需要的低功耗横向双扩散金属氧化物半导体器件(lateral double-diffused MOSFET), 在已有的N型缓冲层超级结LDMOS(N-buffered-SJ-LDMOS)结构基础上, 提出了一种具有P型覆盖层新型超级结LDMOS结构(P-covered-SJ-LDMOS). 这种结构不但能够消除传统的N沟道SJ-LDMOS由于P型衬底产生的衬底辅助耗尽问题, 使得超级结层的N区和P区的电荷完全补偿, 而且还能利用覆盖层的电荷补偿作用, 提高N型缓冲层浓度, 从而降低了器件的比导通电阻. 利用三维仿真软件ISE分析表明, 在漂移区长度均为10 μm的情况下, P-covered-SJ-LDMOS的比导通电阻较一般SJ-LDMOS结构降低了59%左右, 较文献提出的N型缓冲层 SJ-LDMOS(N-buffered-SJ-LDMOS)结构降低了43%左右.     

具有半绝缘多晶硅完全三维超结横向功率器件

为了突破传统LDMOS (lateral double-diffused MOSFET)器件击穿电压与比导通电阻的硅极限的2.5 次方关系, 降低LDMOS器件的功率损耗, 提高功率集成电路的功率驱动能力, 提出了一种具有半绝缘多晶硅SIPOS (semi-insulating poly silicon)覆盖的完全3 D-RESURF (three-dimensional reduced surface field)新型Super Junction-LDMOS结构(SIPOS SJ-LDMOS). 这种结构利用SIPOS的电场调制作用使SJ-LDMOS的表面电场分布均匀, 将器件单位长度的耐压量提高到19.4 V/μupm; 覆盖于漂移区表面的SIPOS使SJ-LDMOS沿三维方向均受到电场调制, 实现了LDMOS的完全3 D-RESURF效应, 使更高浓度的漂移区完全耗尽而达到高的击穿电压; 当器件开态工作时, 覆盖于薄场氧化层表面的SIPOS的电场作用使SJ-LDMOS的漂移区表面形成多数载流子积累, 器件比导通电阻降低. 利用器件仿真软件ISE分析获得, 当SIPOS SJ-LDMOS的击穿电压为388 V时, 比导通电阻为20.87 mΩ·cm², 相同结构参数条件下, N-buffer SJ-LDMOS的击穿电压为287 V, 比导通电阻为31.14 mΩ·cm²; 一般SJ-LDMOS 的击穿电压仅为180 V, 比导通电阻为71.82 mΩ·cm².     

新型缓冲层分区电场调制横向双扩散超结功率器件

为了突破传统横向双扩散金属-氧化物-半导体器件(lateral double-diffused MOSFET)击穿电压与比导通电阻的极限关系,本文在缓冲层横向双扩散超结功率器件(super junction LDMOS-SJ LDMOS)结构基础上,提出了具有缓冲层分区新型SJ-LDMOS结构.新结构利用电场调制效应将分区缓冲层产生的电场峰引入超结(super junction)表面而优化了SJ-LDMOS的表面电场分布,缓解了横向LDMOS器件由于受纵向电场影响使横向电场分布不均匀、横向单位耐压量低的问题.利用仿真分析软件ISE分析表明,优化条件下,当缓冲层分区为3时,提出的缓冲层分区SJ-LDMOS表面电场最优,击穿电压达到饱和时较一般LDMOS结构提高了50%左右,较缓冲层SJ-LDMOS结构提高了32%左右,横向单位耐压量达到18.48 V/μm.击穿电压为382 V的缓冲层分区SJ-LDMOS,比导通电阻为25.6 mΩ·cm2,突破了一般LDMOS击穿电压为254 V时比导通电阻为71.8 mΩ·cm2的极限关系.     

超高燃耗常规快堆堆芯物理概念设计

为了比较常规快堆与行波堆的堆芯特性,以最大卸料燃耗300 000 MWd/tHM为目标,设计了高燃耗快堆 (HBFR),给出了堆芯的物理学设计方案。采用六批换料方式补偿燃耗反应性损失。选择NAS程序计算了冷停堆状态、热停堆状态和满功率状态三种不同堆芯状态,分析了临界参数、功率分布、DPA特性、温度和功率反应性特性、控制棒价值等堆芯参数。设计结果表明,HBFR的燃料组件最大卸料燃耗接近300 000 MWd/tHM,平均卸料燃耗219 000 MWd/tHM,单循环燃耗反应性损失3.7%(k是有效增殖因子,k是有效增殖因子的变化量),可以通过补偿棒实现反应性控制,HBFR的各参数满足设计目标与设计限值,可以为下一步与行波堆的比较研究提供参考堆芯。     

快上升沿电磁脉冲作用下PIN二极管中的电流过冲现象

为了研究瞬态电磁脉冲对PIN二极管的干扰,利用基于扩散漂移模型的基本半导体方程,采用半导体器件一维瞬态数值仿真的方法,对快上升沿阶跃电磁脉冲作用下PIN二极管中的电流密度和电荷密度分布的变化进行了研究,分别观察了正反偏电压脉冲作用下过冲电流的产生过程并进行了分析。分析表明,过冲电流是和PIN二极管在高频下的容性表现相关的,无论是在正电压还是负电压情况下,脉冲上升沿时间越短、初始正偏压越高,则过冲电流密度的峰值越高。     

快上升沿电磁脉冲作用下PIN二极管中的电流过冲现象

 为了研究瞬态电磁脉冲对PIN二极管的干扰，利用基于扩散漂移模型的基本半导体方程，采用半导体器件一维瞬态数值仿真的方法,对快上升沿阶跃电磁脉冲作用下PIN二极管中的电流密度和电荷密度分布的变化进行了研究，分别观察了正反偏电压脉冲作用下过冲电流的产生过程并进行了分析。分析表明，过冲电流是和PIN二极管在高频下的容性表现相关的，无论是在正电压还是负电压情况下，脉冲上升沿时间越短、初始正偏压越高，则过冲电流密度的峰值越高。