一种新型动态可重构的正则表达式匹配引擎设计

针对大规模数据处理和动态更新规则的网络计算需求,本文提出了一种新型动态可重构的正则表达式匹配(DRR)算法.算法采用参数化一致性表达方法,提高了正则表达式的动态匹配能力;采用专用电路与可重构电路的混合计算框架,设计了正则表达式匹配的并行计算加速引擎.在软硬件协同工作模式下,新型动态可重构的匹配加速引擎不仅可以最大化利用FPGA电路的可编程特性实现表达式匹配规则的动态更新,提高匹配的预处理速度,设计的专用ASIC并行匹配电路更大幅提高了正则表达式的匹配计算速度.本文采用TSMC 28nm CMOS工艺完成芯片的设计和流片,实验结果表明:本文设计实现的动态可重构的匹配加速引擎可以有效地适用于大多数应用场景下的正则表达式匹配,匹配计算的吞吐率达到280Gb/s,相比于同类型基于FPGA的匹配计算引擎实现了5倍以上的匹配速度提升.     

基于可重构方案的高速采集卡控制系统设计

本文针对在高速数字系统中实现可重构硬件系统这一难点,介绍了一种基于非透明命令模式的高速采集卡控制系统。重点讨论了可重构硬件系统在高速高速采集卡中的需求,以及基于可重构方案的控制系统的实现,包括高速高速采集卡可重构硬件系统的概念,可重构硬件控制系统的架构,并给出了实验方案和实验结果。     

一种可重构的离散和连续小波变换结构

提出了一种基于提升算法的连续和离散统一的小波变换算法，给出可重构的计算结构，包括可重构的提升节点阵列和地址发生器．为了验证该结构的正确性，在现场可编程门阵列平台上测试了离散的二维5/3和9／7变换（JPEG2000标准中采用）及连续的二维Hart变换，结果证明该设计具有普遍的兼容性．     

基于FPGA的可重构无线传感器网络节点设计

提出了一种简单的基于现场可编程门阵列(FPGA)模块来实现可重构无线传感器网络节点的方案.与传统方案相比,新方案较为精简,价格低廉,不再需要微控制器,大大减小了节点软硬件复杂度,可实现无线传感器网络节点的快速可重构设计.通过将自适应功率控制和低功耗媒体接入控制机制引入FPGA核,重构的节点大大地降低了功率消耗,充分表明提出的可重构设计方案是有效可行的.     

可重构视频编解码处理器ReMAP设计

针对当前视频高清编解码的计算密集性、并行性和数据局部性的特点,提出一个粗粒度的可重构处理器ReMAP-2.该处理器由一个可重构的计算单元阵列构成,通过由临近直联和分段式总线组成的互联网络完成数据通信任务,具有良好的扩展性.计算阵列针对不同应用,通过加载不同配置信息流实时改变运算单元的计算功能和连接方式,支持多种格式的视...     

一种适于动态部分可重构的NoC结构

提出了一种适用于动态部分可重构系统的NoC结构,它的主要优点是通信效率高和可扩展性好.为适应动态部分重构,NoC不仅传输普通数据,而且传输配置位流数据.NoC将每个资源节点作为一个配置区域,在网络数据包中加入类型域以区分普通数据与配置数据,并相应地将网络接口分为普通接口与配置接口.采用ModelSim对随机均匀分布模式进行了仿真测试,得出所设计网络的最高吞吐率为0.40 flit·cycle-1·Ip-1.为了验证系统的有效性,通过在Xilinx Virtex4 xc4vsx35-10芯片上构建原型系统进行实验.结果表明,系统能在50 MHz上正常工作.     

一种动态可配置二维CFAR处理器的设计与实现

为实现多场景下二维恒虚警(CFAR)算法的硬件加速,提出了一种基于FPGA平台的动态可配置二维CFAR处理器实现结构.该处理器实现了单元平均(CA)、最大选择(GO)、最小选择(SO)及有序统计(OS)4种二维矩形窗检测器的流水运算.通过参数的控制,该处理器支持参考窗尺寸、保护窗尺寸及检测器类型等可配置.对于256×512点二维检测数据,该处理器各检测器的运算时间均小于3 ms,检测门限相对误差不超过0.1%.验证结果表明该处理器能较好地完成雷达二维检测数据的恒虚警检测工作.     

基于ARM＋DSP＋FPGA的可重构CNC系统

通过分析基于PC机的数控系统及嵌入式数控系统架构存在的局限性,结合开放式数控系统的功能需求,设计了一个具有工业以太网功能的模块化嵌入式可重构计算机数控（CNC）系统.该系统改进了传统的基于ARM＋DSP＋FPGA的嵌入式系统设计架构,并扩展了工业以太网功能模块.在此基础上构建了系统硬件平台,给出了系统硬件构成及系统软件实现.该系统中央数字控制单元不再是一个通用的单CPU系统,而是一个嵌入式多CPU系统,不但运算能力强、结构灵活、成本低廉,而且具有通用性强、可组合、易扩展、可伸缩和开放性等特点.     

一种一维可重构计算系统模型的设计

文章提出了一种PE个数可配置的一维可重构计算系统模型,设计了PE间3种重构模式和PE内3种重构模式,大大简化了系统配置信息。建立C++描述的周期精确级系统模型,映射复数矩阵乘算法,分析比较不同PE内重构模式、同一PE内重构模式不同PE个数下系统的计算性能。实验结果表明,2-PE系统简单、灵活而高效。     

动态可重构众核处理器仿真平台设计

针对众核处理器,提出了一种基于计算资源划分机制的动态可重构技术.该技术以虚拟计算群为核心,设计了基于硬件支持的动态可重构子网划分和动态可重构的Cache一致性协议以及动态在线的计算资源调度算法,并对系统级多核仿真平台Gem 5进行了扩展.同时,采用实际测试结果验证了众核处理器中动态可重构技术的有效性.结果表明,动态可重构技术可以提高众核处理器的资源利用率,实现动态可重构的Cache一致性协议以及单一矩形物理子网覆盖的子网划分机制.     

ReSim:一个面向可重构处理器的仿真平台

针对可重构处理器ReMAP(reconfigurable multimedia array processor)面向视频高清编解码提出的灵活互联、计算资源密集、易于扩展的结构优化需求,提出了一个基于模块化分层设计、时钟周期精确的可重构处理器仿真平台ReSim.该仿真器基于3级软件框架层次搭建,设计了可快速仿真多种互联结...     

实时可重配置FFT处理器的ASIC设计

设计一种能够完成4,16,64,256或1 024点复数快速傅里叶变换(FFT)处理器芯片.16,64点运算采用基-4级联流水线结构,256,1 024点采用二维运算结构,数据采用块浮点表示.使用Synopsys公司的综合及布局布线工具在SMIC CMOS 0.18 μm工艺上进行ASIC实现.该处理器芯片在100 MHz时钟频率连续工作时,处理一组1 024点FFT序列需要24.8 μs,每隔10.24 μs输出一组1 024点运算结果.该处理器芯片已应用于某宽带数字接收机中.     

可重配置通用图像识别跟踪处理机研究

为满足战场适应性和通用性的需要,根据各种精密武器系统中图像跟踪信号处理机的共性,设计了通用图像跟踪信号处理机.由可重配置的大容量FPGA实现低层信号处理,由可编程的TMS320C6201 DSP完成高层数据处理,实现各种复杂的目标检测和跟踪算法;采用对FPGA和DSP的在线可重配置电路,实现系统的战场配置,使系统具有广泛的通用性和良好的战场适应性.最后给出了在弱小目标红外成像跟踪系统中的应用实例.     

40基于NiosⅡ的双核处理器的设计与实现

NiosⅡ是Altera公司开发的嵌入式软核处理器，本文介绍了Altera NiosⅡ处理器及基于NiosⅡ的多核处理器的工作原理，应用SOPC Builder工具建立双核处理器系统，以及使用NiosⅡ IDE为系统中每个处理器建立和调试软件工程。     

可重构计算机体系结构

介绍可重构的概念、可重构计算系统的基本结构、技术基础和技术关键;提出可重构计算机设计中存在的问题与解决方案。     

计算机辅助可重组制造系统集成设计框架

为解决目前缺乏能够结合我国制造业现状的具体实施与应用的可重组制造系统计算机辅助系统平台问题,提出了基于面向对象开放式架构、模块化技术方法的可重组制造系统集成设计框架.分析了集成框架的规划问题,给出了体系结构.建立了集成框架的系统功能模块,并就实现每个模块所采用的关键技术进行详细阐述.依据该设计思想,结合某汽车零部件制造企业开发了集工艺分析描述、布局规划、生产调度、仿真优化、成线监控和资源管理为一体的集成系统.     

支持动态重构的制造系统逻辑控制器设计方法

支持动态重构的制造系统可通过组元升级、组态调整形成新的生产能力和功能,针对制造系统混流生产、快速重构的特点,其逻辑控制器也必须适应这一要求.提出了一种基于可重构Petri网的制造系统逻辑控制器设计方法.首先,根据制造系统的加工控制需求建立逻辑控制器形式化模型;其次,根据系统重构方式给出网重写规则;最后,逻辑控制器根据重写规则动态重构自身结构以适应新的生产需求.制造系统的变化通过重写规则可快速、自动重构成新的系统逻辑控制器并且其行为特性是可判定的.实际应用证明了该逻辑控制器设计方法的有效性和正确性.     

可重构算子阵列的结构和建模

提出一种由多种粗粒度、功能可配置的可重构算子组成的新型FPGA结构——可重构算子阵列结构,能完全替代细粒度的基于查找表的可编程逻辑单元,降低配置加载时间,同时电路速度具有可比性。可重构算子分为运算类、控制类、路径类和存储类,像电路指令集一样可支撑所有电路的实现。互连结构分为全局互连、局部互连和IO互连,分别承载远距离、邻近和系统外部的数据传输,互连开关采用通用开关阵列的形式。互连线段分为组线和单线两种,其中组线的位宽大于1比特,其行为一致,从而减小开关数目,提高传输速度。为了对该阵列结构进行性能分析和结构探索,还针对该结构进行建模,通过结构文件快速生成不同的结构,可作为深入研究的有效手段。