共查询到18条相似文献,搜索用时 46 毫秒
1.
提出了基于CMOS工艺的直接频率变换的DVB-S射频前端电路设计.设计采用了T型匹配网络的可变衰减器、具有单端到双端变换功能的低噪声放大器以及低噪声混频器.通过使用衰减器,系统处理线性度的能力得到很大的提高.设计和流片基于SMIC 0.18μm CMOS工艺.测试结果表明,该设计能够达到超过30dB的动态范围,噪声系数小于3dB,消耗电流为10mA.在低增益情况下,具有+20dBm的输入三阶交调能力. 相似文献
2.
CMOS工艺具有显著的成本与集成优势,单片射频微波芯片成为当前研究的重点。本文设计了一种基于CMOS 0.18μm工艺的高线性度宽带放大器芯片,该放大器满足P波段、L波段及S波段射频综合(通信、雷达、电子战)系统应用。放大器芯片相对带宽达100%,整体性能良好,具有较高的增益,很高的线性度和饱和输出功率,良好的匹配特性,较低的噪声系数以及较好的反向隔离度。芯片具有较高的成本优势及实用价值,对于当前工艺节点有一定设计难度。本文分别对宽带放大器芯片中各个模块的设计进行了分析,并讨论了级间匹配及系统集成。通过芯片测试结果验证了理论分析的正确性及芯片的优越性。 相似文献
3.
4.
1.6GHz高线性度低功耗CMOS驱动放大器 总被引:2,自引:0,他引:2
提出了一种高线性度低功耗驱动放大器的设计方法,这种设计方法采用最佳偏置(Optimum Biasing)的线性化技术提高线性度.利用这种方法设计了一个工作在1.6GHz的两级驱动放大器,第一级预放大器采用1.8V电源电压,第二级输出放大器采用3.3V电源电压.放大器在TSMC 0.18μM CMOS 工艺下仿真,仿真结果显示放大器的电压增益为31.8dB,三阶交调截取点(OIP3)为20.0dBm,输出1dB压缩点为17.7dBm,输出饱和功率为19.3dBm,静态功耗小于40mW. 相似文献
5.
使用E-PHEMT工艺,结合有源自偏置技术与达林顿放大器技术,制作一种新型E-PHEMT达林顿反馈放大器。相较于传统结构,这种新型结构具有显著的两大优点,采用E-PHEMT的技术使放大器线性度获得较大提高。在0.5~3 GHz的频率范围内,5 V供电电压的情况下,新型放大器可以保持21.5 dBm以上的P1dB;8 V情况下,更是能达到23.5 dBm以上的P1dB;采用有源自偏置技术以后,取消了传统结构中的偏置电阻,减少了电压消耗,使电源效率提高了近40%,并且使得偏置电流、增益、IP3和P1dB对温度的敏感度大大降低。 相似文献
6.
7.
设计了一种适于DVB-C标准的中频可变增益放大器。该放大器由三部分构成:电流调节型可变增益单元、基于差分对管传输特性的指数控制电压产生电路以及一高线性输出级。采用Chartered0.25μm RFCMOS工艺库下流片。测试结果表明,4~49dB的连续增益范围,100MHz的3dB带宽,50Ω负载下的OIP3为16.8dBm。 相似文献
8.
基于TSMC 0.18 μm CMOS工艺,设计了一种应用于WLAN的高线性度CMOS AB类功率放大器。电路采用两级结构和片外匹配网络。为了实现高线性度,采用电容补偿技术,并选择合适的偏置点以减小gm的3次非线性,在绑线和PCB走线时,利用HFSS进行了精确的建模。该功率放大器供电电压为1.8 V和3.3 V,后仿结果显示,在2.45 GHz处的输出1 dB压缩点P1dB为25.3 dBm,功率附加效率PAE为33%;在WLAN802.11g测试环境下,输入64QAM信号进行仿真,输出误差向量幅度EVM和频谱掩膜均满足指标要求,最大线性输出功率为15 dBm。 相似文献
9.
10.
采用正交反馈的跨导级设计了一种基于数字电视调谐芯片中的高线性度的下变频混频器,该混频器在3.3V的工作电压下,采用改进的Gilbert单元,使用基于Chartered0.25μm标准CMOS工艺进行流片测试,结果表明该混频器IIP3可达到15dBm,增益达到9dB。 相似文献
11.
1.9 GHz高线性度上混频器设计 总被引:2,自引:0,他引:2
介绍了采用0.35μm CMOS工艺实现的单边带上变频混频电路。该混频电路可用于低中频直接混频的PCS1900(1 850~1 910 MHz)发射器系统中。电路采用了multi-tanh线性化技术,可以得到较高的线性度。在单电源+3.3 V下,上混频器电流约为6 mA。从上混频电路输出级测得IIP3约8 dBm,IP1dB压缩点约为0 dBm。 相似文献
12.
一种多频带高线性度CMOS单边带混频器 总被引:1,自引:0,他引:1
基于TSMC 0.18μm CMOS工艺,设计实现了一种多频带高线性度的单边带(SSB)混频器。该混频器以经典的电流换向结构为基础,采用电阻负载以满足多频带工作、高线性度和高带内增益平坦度要求,并节省了面积。通过集成有源巴伦将混频器输出差分信号转换成单端信号,提高了发射机的系统集成度且有利于降低功耗。测试结果表明:在2.3~2.4 GHz及3.4~3.6 GHz工作频带内,IP1dB大于0 dBm,带内增益平坦度小于0.5 dB,本振泄漏小于-47 dBm,镜像信号抑制大于36 dB,为LTE标准的无线射频前端芯片的进一步研究提供了参考。 相似文献
13.
介绍了一个采用多种电路设计技术来实现高线性13位流水线A/D转换器.这些设计技术包括采用无源电容误差平均来校准电容失配误差、增益增强(gain-boosting)运放来降低有限增益误差和增益非线性,自举(bootstrapping)开关来减小开关导通电阻的非线性以及抗干扰设计来减弱来自数字供电的噪声.电路采用0.18μm CMOS工艺实现,包括焊盘在内的面积为3.2mm2.在2.5MHz采样时钟和2.4MHz输入信号下测试,得到的微分非线性为-0.18/0.15LSB,积分非线性为-0.35/0.5LSB,信号与噪声加失真比(SNDR)为75.7dB,无杂散动态范围(SFDR)为90.5dBc;在5MHz采样时钟和2.4MHz输入信号下测试,得到的SNDR和SFDR分别为73.7dB和83.9dBc.所有测试均在2.7V电源下进行,对应于采样率为2.5MS/s和5Ms/s的功耗(包括焊盘驱动电路)分别为21mW和34mW. 相似文献
14.
介绍了一个采用多种电路设计技术来实现高线性13位流水线A/D转换器.这些设计技术包括采用无源电容误差平均来校准电容失配误差、增益增强(gain-boosting)运放来降低有限增益误差和增益非线性,自举(bootstrapping)开关来减小开关导通电阻的非线性以及抗干扰设计来减弱来自数字供电的噪声.电路采用0.18μm CMOS工艺实现,包括焊盘在内的面积为3.2mm2.在2.5MHz采样时钟和2.4MHz输入信号下测试,得到的微分非线性为-0.18/0.15LSB,积分非线性为-0.35/0.5LSB,信号与噪声加失真比(SNDR)为75.7dB,无杂散动态范围(SFDR)为90.5dBc;在5MHz采样时钟和2.4MHz输入信号下测试,得到的SNDR和SFDR分别为73.7dB和83.9dBc.所有测试均在2.7V电源下进行,对应于采样率为2.5MS/s和5Ms/s的功耗(包括焊盘驱动电路)分别为21mW和34mW. 相似文献
15.
16.
分析了DVB—S2标准的特点和性能,介绍了业内首款符合此标准的ZL10038调谐器方案,并对其他3款DVB-S2标准的调谐器方案进行了比较。 相似文献
17.
设计了用于无线接收机的中频变增益放大器.该放大器由运算放大器和电阻反馈网络组成.分析了闭环变增益放大器产生失真的原因,通过提高输出电阻的线性等方法降低了输出大信号的失真.设计的全差分变增益放大器使用韩国"东部"CMOS 0.25 μ m工艺,电源电压3.3V,在2Vpp差分输出下,失真低于-80dB,放大器功耗3mW. 相似文献
18.
对影响压控振荡器(VCO)线性度的因素进行了研究,并提出了一种适用于2.4GHz ISM频段的高调节线性度的CMOS LC VCO结构。新的VCO结构采用两个控制端,分别控制一对p /n-well变容管和一对MOS变容管。该VCO输出两个波段,调节非线性度分别为1.45%和1.74%,总调节范围为2.33~2.72 GHz,功耗为15mW,芯片面积为534×540μm2。结果表明,新的电路结构使得VCO的调节非线性度降低到通常只用一对变容管的VCO的一半以下,同时极大地减小了调节范围内相噪声的波动,有效地提高ISM频段内多种无线通信标准的射频收发机的性能。 相似文献