3.625～4.2GHz 36K GaAs低噪声放大器

<正>采用市场上能购得的器件,制作了噪声温度在3.625～4.2GHz范围内均小于36K的放大器,达到了当前国际水平、且已提供用户使用.制作低噪声放大器除了需有性能优良的器件外,还要进行电路优化设计和精心调试.为了进一步降低噪声温度采用了致冷技术,因而在电路和结构上都要进行合理设计.首先要正确测量器件的S参数以及噪声参量.此后一般可用CAD技术进行电路设计,大部分设计者把一个放大器的所有指标一起进行优化,当其中某项指标达不到要求时,可以降低其它指标,     

C波段GaAs单片低噪声放大器

本文介绍了C波段GaAs微波单片集成低噪声放大器的设计,给出了电路拓扑与版图设计.在3.7～4.2GHz下,研制成的两级放大器噪声系数为1～3.5dB,增益为20dB左右;三级放大器噪声系数为1.6～3.5dB,增益大于30dB.     

VHF-UHF超低噪声放大器的设计

介绍了应用Avago ATF-54143设计VHF-UHF超低噪声放大器,阐述了利用电感串联反馈、RC反馈技术,损耗一定的增益,实现输入输出匹配和放大器的无条件稳定.利用ADS进行仿真设计,对产品实际测量,G>20 dB,NF<1 dB,0IP3>35 dBm.结果表明此低噪声放大器达到了预设的技术指标,性能良好,可用于接收机前端.     

宽带低噪声放大器与ESD防护的协同设计

基于0.18 μm CMOS工艺,介绍了一种UHF频段低噪声放大器(LNA)与静电放电(ESD)保护器件的协同设计和电路仿真方法.采用传输线脉冲测试系统,测得ESD二极管的正向热失效击穿电流为4.28 A,等效于人体模型5.6 kV;反向热失效击穿电流为0.2A,等效于人体模型500 V.通过仿真,分析了ESD二极管的电阻、电容特性,给出了其在LNA正常工作情况下的等效电路;结合LNA电路仿真结果,比较了二极管寄生效应对LNA阻抗匹配、增益、噪声系数和线性度等指标的影响,验证了等效电路的正确性.     

低功耗宽带低噪声放大器的设计

分析低噪声放大器的设计原理，采用两级电流复用负反馈结构，基于砷化镓(Gallium Arsenide,GaAs)工艺，利用先进设计系统(Advanced Design System,ADS)软件仿真设计了一款低功耗宽带低噪声放大器芯片，该芯片尺寸仅为1.5 mm×0.9 mm×0.1 mm。通过对芯片性能进行测试，在频带6～12 GHz内，其增益约为23 dB，噪声系数≤1.1 dB，端口回波损耗≥12 dB，输出功率1 dB压缩点P_-1≥10 dBm,+5 V电源端口工作电流为17 mA。     

Ku频段GaAs—FET低噪声放大器

本文对Ku频段GaAs-FET低噪声放大器的设计调试作了介绍,并对研制的Ku频段低噪声放大器的性能、结构和使用情况作了简单说明。     

设计适合软件无线电应用的宽带低噪声放大器

本文讨论了软件无线电接收机前端低噪声放大器设计所遇到的挑战和相关参数的折中,并描述了适合软件无线电应用的低噪声放大器的设计过程.     

L波段平衡式低噪声放大器的设计

文章介绍了一种在一点多址微波通信设备中应用的Ｌ波段平衡式低噪声放大器的设计。采用廉价的ＰＣＢ工艺，将所有电路制作于同一声电路板的同一面上，放大器可在任何端接阻抗下，保持良好的稳定性，具有噪声系数低，生产调试方便，成本低，可靠性高的特点。     

X 波段雷达接收机中低噪声放大器的研究

现代雷达系统结构对接收机的性能提出了更高的要求.低噪声放大器能降低系统的噪声和提高接收机灵敏度,是接收系统的重要组成部分.本文设计的低噪声放大器应用于接收机的前端,利用集成芯片 ATF36163完成了电路的设计并且通过研究 RF 电路中的参数灵敏度对该低噪声放大器进行了灵敏度分析.结果表明:经过参数灵敏度分析的低噪声放大器不仅符合接收机对 LNA 的指标要求,还能使性能更加稳定     

一种带封装及ESD保护电路的低噪声放大器设计

研究了封装以及ESD保护电路对低噪声放大器的性能影响。通过详尽推导电感负反馈共发射极低噪声放大器的输入阻抗、跨导、电压增益以及噪声系数的表达式,讨论并设计了一个应用于超高频接收芯片的低噪声放大器。芯片采用低成本的0．8μm BiCMOS工艺实现,封装形式为SOIC28。经过测量,所得到的参数与讨论及仿真值很好吻合,验证了设计以及优化方法的正确性。     

1MHz～40GHz超宽带分布式低噪声放大器设计

为满足宽带系统中低噪声放大器(LNA)宽带的要求,采用0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,设计了两款1 MHz^40 GHz的超宽带LNA,分别采用均匀分布式放大器结构及渐变分布式放大器结构,电路面积分别为1.8 mm×0.85 mm和1.8 mm×0.8 mm。电磁场仿真结果表明,1 MHz^40 GHz频率范围内,均匀分布式LNA增益为15.3 dB,增益平坦度为2 dB,噪声系数小于5.1 dB;渐变分布式LNA增益为14.16 dB,增益平坦度为1.74 dB,噪声系数小于3.9 dB。渐变分布式LNA较均匀分布式LNA,显著地改善了增益平坦度、噪声性能和群延时特性。     

宽带CMOS低噪声放大器的设计

文章主要介绍应用于集群接收机系统的350MHz～470MHz低噪声放大器,采用0.6μm CMOS工艺。探讨了优化低噪声放大器的噪声系数、增益与线性度的设计方法,同时对宽带输入输出匹配进行了分析。这种宽带低噪声放大器的工作带宽350MHz～470MHz,噪声系数小于3dB,增益为24dB,增益平坦度为±1dB,输入1dB压缩点大于-15dBm。     

2.4 GHz CMOS低噪声放大器的设计

设计了一个共源-共源共栅的两级低噪声放大器,并且在两级之间采用了串联谐振回路来提高电路的性能.该电路采用TSMC 0.18μm CMOS工艺,电源电压为1.8 V.仿真结果显示,在2.45 GHz的中心频率上,该电路能够提供26.92 dB的正向增益及很好的输入输出匹配,噪声系数为0.88 dB,功耗为14.49 mW,1dB压缩点为-9dBm.     

5.6GHz CMOS低噪声放大器设计

分析了一种射频COMS共源-共栅低噪声放大器的设计电路,采用TSMC 90nm低功耗工艺实现。仿真结果表明:在5.6GHz工作频率,电压增益约为18.5dB;噪声系数为1.78dB;增益1dB压缩点为-21.72dBm;输入参考三阶交调点为-11.75dBm。在1.2V直流电压下测得的功耗约为25mW。     

Optimum Design for a Low Noise Amplifier in S-Band

An optimum design of a low noise amplifier （LNA） in S-band working at 2-4 GHz is described. Choosing FHC40LG high electronic mobility transistor （HEMT）, the noise figure of the designed amplifier simulated by Microwave Office is no more than 1.5 dB, meanwhile the gain is no less than 20 dB in the given bandwidth. The simulated results agree with the performance of the transistor itself well in consideration of its own minimum noise figure （0.3 dB） and associated gain （15.5 dB）. Simultaneously, the stability factor of the designed amplifier is no less than 1 in the given bandwidth.     

X波段GaN单片电路低噪声放大器

采用0.25μm GaN HEMT制备工艺在AlGaN/GaN异质结材料上研制了高性能X波段GaN单片电路低噪声放大器.GaN低噪声单片电路采取两级微带线结构,10V偏压下芯片在X波段范围内获得了低于2.2 dB的噪声系数,增益达到18 dB以上,耐受功率达到了27 dBm.在耐受功率测试中发现GaN低噪声HEMT器件...     

射频宽带低噪声放大器的设计与仿真

介绍了一种射频宽带低噪声放大器的设计过程,包括稳定性分析、偏置电路设计和匹配电路设计等内容.设计采用E-PHEMT晶体管(ATF-55143)器件模型和其他元件模型.通过采用ADS技术进行电路和电磁仿真,结果表明设计的放大器完全满足性能指标要求.     

2.8～4.2GHz MMIC低噪声放大器

报道了基于0.25μm GaAs PHEMT工艺的2.8～4.2GHz MMIC低噪声放大器,详细介绍和分析了低噪声放大器的器件基础和设计原理,设计采用源极串联电感负反馈方法使输入阻抗共轭匹配和最小噪声匹配趋于一致,偏置网络采用自偏置栅压、单电源供电,并用ADS软件仿真。电路评估板选用Rogers RO4350B,在2.8～4.2GHz频段内测得增益大于20dB、增益平坦度小于2.5dB、噪声系数小于2.3dB、输入输出驻波比小于2.0。