新思科技发布业界第一款集成化混合原型验证解决方案

新思科技公司日前推出一种集成化混合原型验证解决方案,它将Synopsys的Virtualizer虚拟原型验证和SynoPsys基于FPGA的HAPS原型验证结合在一起,以加速系统级芯片（SoC）硬件和软件的开发。通过对新设计的功能使用Virtualizer虚拟原型技术和对重用逻辑使用基于FPGA的HAPS原型技术,设计师能够将设计周期中软件开发的起始时间提前多达12个月。     

基于FPGA的SoC原型验证的设计与实现

在SoC开发过程中,基于FPGA的原型验证是一种有效的验证方法,它不仅能加快SoC的开发,降低SoC应用系统的开发成本,而且提高了流片的成功率.文章主要描述了基于FPGA的SoC原型验证的设计与实现,针对FPGA基验证中存在的问题进行了分析并提出了解决方案.     

64位CPU的FPGA原型验证

验证是IC设计中非常重要的一个环节。为了在功能验证时达到更快的验证速度,引入了FPGA原型验证。首先介绍了FPGA的原型验证基础,然后重点说明了64位CPU的FPGA原型验证的具体实现。其中主要包括基于验证平台的代码转换、综合、实现、配置及调试等。在充分的测试后,增加了CPU功能的完整性和正确性。本文对于验证设计有重要的指导意义。     

基于FPGA的SoC原型验证方法研究

在SoC设计的多种验证方法之中,基于FPGA的原型验证是一种较为贴近实际芯片的验证方法,可以大幅降低流片的风险,提高验证的效率和全面性.以一款基于OR1200的TD-LTE基带芯片为例,从原型验证的硬件平台设计、环境搭建以及验证的实现等方面阐述了基于FPGA原型验证的方法,并结合实际经验对原型验证中的一些问题提出了解决思路.     

一种FPGA模拟射频在ASIC原型验证系统中的应用

在ASIC芯片原型验证过程中,FPGA凭借其可重复编程的特性扮演了重要角色。然而FPGA作为ASIC原型验证平台与射频进行数据交互时,因为性能较低不能匹配高带宽下的射频数据流处理流程。基于此问题,提出一种基于FPGA实现的模拟射频解决方法。首先就模拟射频的背景进行介绍,然后分析模拟射频模块的实现思路和结构,最后使用Verilog语言将它实现出来并通过VCS仿真验证。结果表明该方法控制简单、灵活可靠,可以为FPGA基带系统提供合适的数据速率。     

亚科鸿禹成为Tensilica原型验证合作伙伴

Tensilica日前宣布,位于北京的亚科鸿禹科技有限公司成为Tensilica最新SoC（片上系统）原型合作伙伴,在快速发展的中国市场,使其可以对Xtensa可配置处理器和钻石系列标准处理器内核进行模拟仿真。亚科鸿禹公司在设计Altera FPGA开发板方面具有独到的专业技术,在芯片生产之前,该FPGA开发板经常被用来对芯片设计进行原型验证。     

如何成功地完成ASIC原型验证

有很多原因使我们在芯片TAPOUT之前做原型验证，最终的目的都是尽可能高性价比的使芯片尽快推向市场。原型验证可以使我们找出其它的验证方法找不出的错误。基于原型的速度接近于现实速度，原型验证可以使我们尽早地来测试应用软件。如今随着大容量的FPGA的出现，建立一个高性价比的原型验证系统要比其他的方法更加便宜和快速。     

系统原型验证平台助力SoC设计

系统原型验证是把IP提前在原型验证平台上验证通过后再进行芯片设计,它支持在FPGA上进行早期软硬件开发和测试验证,可提高SoC设计首次流片即成功的机率,缩短设计周期。     

S2C为Xilinx原型验证系统提供突破性验证模块技术

S2C日前宣布其VerificationModule技术已可用于其基于Xilinx的FPGA原型验证系统中。V6TAIVerificationModule可以实现在FPGA原型验证环境和用户验证环境之间高速海量数据传输。用户可以使用XilinxChipScope或者第三方调试环境,同时查看4个FPGA。     

新工具让芯片设计早期开始FPGA原型验证不再困难

由于对侦错的复杂性和时间消耗心存忌惮,本应在设计早期就该进行的FPGA原型验证被很多设计公司推到设计后期进行,ProtolinkProbeVisualizer的推出将让这一局面大为改观。     

原型验证过程中的ASIC到FPGA的代码转换

在对ASIC设计进行FPGA原型验证时,由于物理结构不同。ASIC的代码必须进行一定的转换看才能作为FPGA的输入。[编者按]     

Synopsys为更快速的SoC验证推出下一代验证IP

亮点：－SynopsysDiscoveryVIP加速和简化了最复杂系统级芯片（SoC）设计的验证工作。     

基于FPGA的ARM SoC原型验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。ARM嵌入式CPU是目前广泛应用的高性价比的RISC类型CPU核,文中主要描述了以FPGA为核心的ARM SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。     

SoC芯片的RomCode设计与FPGA验证研究

RomCode固化于SoC芯片内部且不可更改,除保证芯片上电时可进入到稳定工作状态之外,仍需满足芯片上电稳定后的不同应用场景和功能需求。该文针对多核ARM处理器SoC芯片,设计一种具备时钟控制、多核启动以及镜像搬移等功能的RomCode。为了确保RomCode设计的稳定性和正确性,基于Palladium与Haps完成FPGA原型验证。验证结果表明,该RomCode设计的功能正常且运行稳定,提高了芯片的流片成功率,加快了软件开发的进度,有效地支撑了SoC芯片其他模块的功能验证。     

Synopsys推出快速原型系统HAPS-60系列

<正>全球领先的半导体设计、验证和制造软件及知识产权(IP)供应商新思科技有限公司近日宣布推出快速原型系统HAPS?-60系列,这是一种可降低复杂So     

无线内窥镜专用芯片的FPGA验证及相关测试

介绍了一种数字式无线内窥镜的系统方案及其胶出并实现了用于该数模混合专用芯片的FPGA验证系统及验证流程.为了进行芯片系统级低功耗设计,验证系统完成了体内硬件部分的能量测试.     

可重定位的基于事务的系统级验证

功能验证已经成为开发SoC的主要问题。随着一些复杂SoC的规模超过两千万门，以及对开发和集成嵌入式软件的需求持续增加，软件模拟器已经力所不及。在设计过程需要几百万个时钟周期来充分测试和验证软件功能的情况下，软件仿真器的性能下降到1-5Hz。按照这种速率，软件调试需要几年的时     

混合信号系统级芯片仿真

1 SoC设计方法的变革SoC芯片已经由数字SoC全面转向混合信号SoC，混合信号SoC中整合了复杂的数字处理器、存储器、数字逻辑、IP、高性能的模拟和混合信号功能、通讯协议、加解密算法、驱动程序、实时操作系统以及应用程序等。因而混合信号SoC成为真正意义上的系统级芯片。混合信号SoC设计中芯片的仿真和验证将成为芯片设计的关键。基于平台的设计（PBD）理念成为SoC致胜的法宝，基于平台的设计方法在进一步光大TDD和BBD确保设计质量、提升设计生产力的同时更加关注广泛的设计复用以及设计层次化。系统级设计，抽象的设计描述，混…     

Synplicity增强原型设计与验证工具业务

FPGA集成解决方案以及ASIC集成和验证解决方案,是Synplicity公司专有技术的两个落脚点。近日,Synplicity在其FPGA工具和ASIC工具方面都推出了新的解决方案。Synplicity市场高级副总裁Andrew Haines表示,“Synplicity专有的特别技术、在专有技术上不断创新及市场需求持续增长。”     

FPGA硬核处理器系统加速数字电路功能验证的方法

为了缩短专用集成电路和片上系统的功能验证周期,该文提出FPGA硬核处理器系统加速数字电路功能验证的方法。所提方法综合软件仿真功能验证和现场可编程门阵列原型验证的优点,利用集成在片上系统现场可编程门阵列器件中的硬核处理器系统作为验证激励发生单元和功能验证覆盖率分析单元,解决了验证速度和灵活性不能统一的问题。与软件仿真验证相比,所提方法可以有效缩短数字电路的功能验证时间;在功能验证效率和验证知识产权可重用方面表现优于现有的FPGA原型验证技术。