一种基于ME算法的RS译码器VLSI高速实现方法

针对ME算法VLSI结构进行了分析,提出ME算法的流水线及最小化VLSI结构,以满足数据处理速率不断提高的需求。并利用该算法实现结构设计了一种低资源占用率、低成本的高速RS译码器。逻辑综合及仿真结果表明,基于Altera公司CycloneII系列FPGA的RS(255,239)译码器,工作时钟达210 MHz,可满足数据速率1.68 Gb·s^-1的编译码要求。     

一种高效RS编解码器的FPGA实现

提出了一种实现复杂度低、高效率的RS(204,188)编解码器的FPGA实现电路.整个FPGA设计分为RS编码器、Homer准则的伴随式计算、改进的BM算法、Chien搜索求根和Forney算法求差错幅值等5个模块,同时,总体电路采用了pipeline结构,有效提高了译码速率.选用Xilinx公司的Spartan3E系列XC3S500E芯片,译码时延242个时钟周期,使用FPGA资源186000门,译码性能与理论值一致,已用于特定无线图像传输系统.     

RS(63,45)编译码器的设计与FPGA实现

里德-索罗门(RS)编码是一类具有很强纠错能力的多进制BCH编码,它不但可以纠正随机错误,也能纠正突发错误。首先介绍了伽罗华域加法器和乘法器的设计,然后详细地阐述了RS(63,45)编译码器各模块的设计原理。对编译码器各模块先用Matlab进行设计,验证设计的正确性,再对译码器模块进行纠错性能测试。时序仿真结果表明,该译码器能实现最大的纠错能力。设计的编译码器能运用到实际的无线通信系统中去。     

基于FPGA的RS(255,239)编译码器

编码是一种具有较强纠错能力的多进制BCH编码,其既可纠正随机错误,又可纠正突发错误。RS编译码器广泛应用于通信和存储系统,为解决高速存储器中数据可靠性的问题,文中提出了RS编码的实现方法,并对编码进行了时序仿真。仿真结果表明,该译码器可实现良好的纠错功能。     

一种基于FPGA的RS编译码器设计与实现

RS码是线性分组码中具有很强纠错能力的多进制BCH码,其在纠正随机错误和突发错误方面非常有效,因此被广泛应用于通信和数据存储系统。本文提出了一种实现复杂度低、高效率的RS编译码器实现电路,包含RS编码器、Horner准则的伴随式计算、BM算法、Chien搜索等模块,以RS(15,9)为例运用VHDL在ISE14.6软件环境下进行了功能仿真,结果与Matlab得到的理论结果一致。该方法适用于任意长度的RS编码,有着重要的应用价值。     

基于Reed-Solomon算法的Data Matrix条码纠错码的研究

DataMatrix是一种矩阵二维条码,具有信息密度大、容量高、面积小等优点,同时,其译码时受噪声干扰也较大,因此,DataMatrix二维条码采用了ReedSolomon算法作为纠错码,可以有效地排除干扰进行纠错。首先介绍DataMatrix条码的特点,然后详细介绍了ReedSolomon算法的原理和伽罗华域的基本运算规则和构造规则,重点分析研究他在DataMatrix二维条码中的应用,构造了他的实现算法和其纠错编码的实现电路并通过实例进行了具体的说明,同时讨论了RS的译码步骤。     

大容量系统用纠双错Reed-Solomon速算法及其VLSI实现

提出了一种适用于大容量(Mass-Storage)系统可纠双错的Reed-SoIomon快速编、译码算法,具有硬件实现代价小,运算速度快的优点.该电路设计已成功地应用于大容量片上系统(SOC)芯片中,该芯片采用台机电TSMC的0.25 u m的工艺实现,直接验证了本文的理论成果.     

RS(31,27)高速编译码器的FPGA实现

RS码是目前最有效、应用最广泛的差错控制编码方法之一.该文深入研究了RS编解码的原理,对相关算法进行优化.并在FPGA上实现了(31,27)编解码器.由仿真结果验证了该编解码器占用系统资源少,运行时间快,能够满足通信系统上的要求.     

一种基于FPGA的Viterbi译码器优化算法

Viterbi译码是卷积码的最佳译码算法,针对Viterbi译码器实现中资源消耗、译码速度、处理时延和结构等问题,通过对Viterbi译码算法及卷积码编码网格图特点的分析,提出一种在FPGA设计中,采用全并行结构、判决信息比特与路径信息向量同步存储以及路径度量最小量化的译码器优化实现方案。测试和试验结果表明,该方案与传统的译码算法相比,具有更高的速度、更低的时延和更简单的结构。     

一种结合遗传算法和钻石搜索的多模式快速运动估计方法

为了解决视频编码中运动矢量搜索精度与速度的矛盾,本文提出了一种基于遗传算法(GA)和钻石搜索(DS)的多模式快速运动估计方法——MMS算法.它以图像序列的时空预测矢量作为图像活动剧烈程度的判据,自适应选择搜索模式.针对平缓运动类型使用快速的DS搜索模式,针对剧烈运动类型使用GA/DS联合搜索模式.与现有的次优解快速算法相比,MMS有效地解决了在大运动矢量情况下编码器性能下降的问题,可以从整体上提升编码器的性能,接近理想的全搜索法的结果;与其它直接利用GA进行全局优化的方法相比,MMS利用DS配合GA实现加速收敛.此外,通过引入多模式处理的概念,在保证搜索精度的同时,充分发挥了次优解算法的效率,整体编码速度与DS等快速算法的结果十分接近.这一方法为有效地解决运动估计中的矛盾问题提供了一个新的处理框架.实验结果验证了算法的性能.     

RS码译码器综述

ＲＳ码是差错控制领域中一类重要的线性分组码，由于具有很强的纠随机错和突发错的能力，被广泛应用于各种差错控制系统中，本文从ＲＳ译码算法，ＲＳ译码器的ＶＬＳＩ结构和ＲＳ码系统性能三方面论述了ＲＳ译码器的发展现状，并展望了译码器的未来发展方向。     

一种新的视频数据差错控制算法

文中提出了无线信道下视频数据的一种新的组合式差错控制算法.该算法主要针对以下三个方面提出了创新,首先在信源的数据划分上,针对不等差错防护技术进一步提出了交错式控制思想.然后从信道编码方面针对现有前向纠错技术多采用多参数RS编码方式的复杂性和局限性,提出了一种UEP型RS十CRC差错控制算法.最后在不同的信道状态,保证一定的失真度情况下,提出采用合理的帧长及组包算法,使得传输功耗能够得到降低.最后根据实时媒体特性,对不同的数据丢包率进行了仿真,从仿真结果表明,该算法可以在降低失真度的同时,节省传输功率,其中在信道编码上可以降低50%左右的功耗.因此可达到最佳端到端功耗控制的效果.     

基于FPGA的级联编码系统的设计与实现

基于IESS-308标准设计了里德-所罗门码和卷积码的级联编码方案,解决了级联编码系统设计中的关键问题,提出了系统的同步策略,在现场可编程门阵列上实现了整个系统,并在硬件平台上对级联编码系统进行了性能测试。测试结果表明,实测值与理论值一致,从而验证了方案的正确性。该方案具有较强的通用性,经适当修改,可满足其他传输标准的要求。     

高级在轨系统中的RS(255,223)译码器的设计

在差错控制域中RS(255,223)码是一种性能优异的线性分组循环码,具有很强的随机错误和突发错误的纠错能力.设计中运用FPGA技术,使用Verlog HDL硬件设计语言实现高级在轨系统(AOS)中的RS译码器,着重介绍了RS译码器中改进结构的关键方程求解算法(uiBM),与目前广泛使用的无逆Berlekamp-Mas...     

一种基于率失真优化的关键参考帧选择算法

为抑制压缩视频流的传输错误扩散,提出了一种新的基于关键帧的无反馈参考帧选择算法,通过采用一种适用各种掩盖策略的端到端失真度估计方法,评价出选择不同参考帧情况下的解码器失真度期望,在率失真框架内选择最合适的参考帧,使解码端的失真度达到最小.基于H. 263+ TMN8测试模型和IP包丢失的模拟实验表明,提出的率失真优化关键参考帧算法比传统的预测编码方法,PSNR值大约提高了1~3dB.当数据丢包率严重时,优势尤为明显.     

一种基于遗传算法的混合滤波器组设计方法

针对可满足近似完全重构的双通道混合滤波器组,其中高阶数的模拟滤波器一般不容易设计优化。采用遗传算法设计5阶模拟分解滤波器,并基于逆快速傅里叶变换实现数字综合滤波器的设计优化以滤除掉镜像频谱,保证近似完全重构。文中设计了由5阶模拟分解滤波器和32阶数字综合滤波器组成的混合滤波器组,仿真结果表明:可以实现的最大失真误差为4.761 8×10-11dB,平均失真误差为-9.2×10-14dB,最大混叠误差为-154 dB,平均混叠误差为-200 dB,可满足24 bits的模数转换器系统的要求。     

Viterbi译码蝶型算法的实现及性能分析

研究在TD-SCDMA系统中,一种有利于软件实现的Viterbi译码蝶型算法蝶实现方法,并与MATLAB中Viterbi译码库函数进行仿真比较。根据仿真结果,分析蝶型实现方法的性能,论证它的可行性。     

一种新的MPEG音频解码方案及算法优化

设计了一种新的MPEG音频解码框架.输入音频数据不需经过串行化,通过桶型移位器组织数据读取,提高了解码效率.解码器针对硬件处理特性设计了专用比特流输入单元和解组处理单元.对运算瓶颈子带滤波器设计了优化算法,使运算量降低为标准算法的1/4左右,存储空间降低为原来的1/2.该方案可用于DVB和DAB信源解码芯片中.     

基于Memetic算法的电路演化设计研究

 针对传统演化算法在设计数字逻辑电路时存在的演化速度缓慢和容易陷入局部最优解等问题,设计了一种Cartesian进化编程编码的电路演化Memetic算法,采用遗传算法作为全局搜索方法,并设计了适合电路演化的基本门种类局部搜索策略.通过一位全加器电路证明所提出的Memetic硬件演化算法的搜索能力,实验证明所提出的算法能够有效地完成进化任务,具有较强的全局快速和局部搜索能力.     

一种新型的变领域搜索算法

一般变邻域搜索算法在连续优化问题的可行解空间上难以找到局部最优解。提出了一种结合SQP算法的变邻域搜索算法,该算法将SQP算法引入到变邻域搜索算法的局部搜索过程中,以SQP算法寻找局部最优解,以变邻域搜索算法跳出局部最优解的低谷,进而寻找到全局最优解。另外还对变邻域搜索算法的初始解和扰动过程进行了改进。数值实验表明,该算法具有良好的收敛性和搜索精度,求解效果优于文献算法。