小封装LC OC-48光纤收发模块的设计

文章主要介绍安捷伦HFCT-5942型2.488 Gbit/s LC小封装光纤收发模块与三大Mux/DeMux芯片厂商的芯片互操作性及在多种速率下运行的结果.文中给出了三种不同应用的参考设计,它们的关键之处在于用HFCT-5942光纤收发模块分别与以下芯片相组合:     

小封装LC OC-48光纤收发模块的设计

引言 本文介绍了安捷伦HFCT-5942 2.488Gb/s LC小封装光纤收发模块与三大Mux/DeMux(复用/解复用)芯片厂商的芯片的互操作性及多种速率下的结果.HFCT-5942是符合工业标准的、封装形式为2×10双列直插的短距离单模光纤收发模块,用于SONET和SDH.     

小封装LC OC-48光纤收发模块的设计

本文介绍了几种不同的OC-48物理层设计解决方案。在这些方案中,将HFCT-5942的应用与不同物理层芯片相组合。同时介绍了中、短距离应用的OC-48 SONET端口     

10Gb/s光收发模块封装技术

本文介绍了10Gb/s光收发模块的封装技术。准平面封装技术非常适合于大规模制造的老器件,已广泛应用于各类激光器和接收器中。     

光纤陀螺用收发一体模块的研究

针对干涉型光纤陀螺,研究了一种新的收发一体模块,从对SLD光源建模入手,根据该模型,设计了小型化的光学系统。在这个系统中,通过对光源发出的光进行扩束并准直来提高耦合效率,最后,用Zemax软件进行了仿真,分别对光线传播的轨迹及其能量进行了计算,仿真的结果证明了设计的优越性。这种收发模块采用与偏振无关技术,体积小、可靠性高。与应用较为广泛的混偏技术相比,可以有效改善温度变化、振动等因素对光纤陀螺系统精度的影响,从而提高光纤陀螺的整体性能。     

小封装MT-RJ光连接器及千兆位光纤链路的应用设计

MT—RJ光连接器是安捷伦科技公司推出的100Mb／s快速以太网及千兆位（Gbit）以太网连接器，该器件采用一个塑料套管简化了装配难度，并降低了成本。其较小的端口尺寸也相应降低了千兆比特系统的辐射噪声。MT—RJ小封装光纤模块在数码速率高达1．25GBd的应用中具有宽广的应用领域。在该系列光连接器中，前缀为HFBR的模块适用于多模光纤，前缀为HFCT的模块适用于单模光纤；而后缀为5910E的模块主要用于光纤信道，后缀为5912E的模块则主要应用于千兆以太网。     

小封装光模块的热插拔技术研究

随着FTTH以及公用电话网、有线电视网和计算机互联网的进一步发展，小封装可热插拔光模块逐渐成为光通信市场上的主流。介绍小封装光模块进行热插拔的技术难点及其解决方法和具体实现，主要包括热插拔时激光器的安全、热插拔时浪涌电流的抑制以及热插拔对系统总线干扰等问题。     

喇曼光纤放大器泵浦模块的设计

首先介绍了多波长泵浦的喇曼光纤放大器(FRA)的系统结构,然后详细分析了泵浦模块的结构以及设计中考虑的问题,最后讨论了泵浦激光器的功率配置问题,以达到设计所要求的开关增益、放大带宽和增益平坦特性等。     

A fully integrated SONET OC-48 transceiver in standard CMOS

This paper presents the first fully integrated, SONET OC-48 (2.488/2.666 Gb/s) transceiver using a standard CMOS process. Careful design methodology combined with a standard CMOS technology allows performance exceeding SONET requirements with the added benefits of reduced power dissipation, higher integration levels, and simplified manufacturability as compared to other fabrication technologies. This chip, designed using a standard 0.18-μm CMOS technology, has a total power dissipation of 500 mW and an rms jitter of 1 ps     

模块化掺铒光纤宽带光源驱动电路设计

为了提高模块化宽带光源的稳定性,采用自动温度控制ATC电路和自动功率控制APC电路驱动泵浦激光器。实验结果表明,光源驱动电路可靠,输出光谱和光功率稳定,达到了预定的技术指标要求。该电路集成度高、体积小,能够满足宽带光源模块化需求。     

An MLSE Receiver for Electronic Dispersion Compensation of OC-192 Fiber Links

A maximum-likelihood sequence estimation (MLSE) receiver is fabricated to combat dispersion/intersymbol interference (chromatic and polarization mode), noise (optical and electrical), and nonlinearities (e.g., fiber, receiver photodiode, or laser) in OC-192 metro and long-haul links. The MLSE receiver includes a variable gain amplifier with 40-dB gain range and 7.5-GHz 3-dB bandwidth, a 12.5-Gb/s 4-bit analog-to-digital converter, a dispersion-tolerant phase-locked loop, a 1:8 demultiplexer, and a digital equalizer implementing the MLSE algorithm. The MLSE receiver achieves more than 50% reach extension at signal-to-noise levels of interest as compared to conventional clock data recovery systems     

基于光传输的精密标准延时模块设计

该文在分析了基于光传输的延时系统原理的基础上,介绍了精密标准延时模块的组成。对模块的发射、传输、接收和放大等组成部分进行了理论分析和实际设计,重点讲述了光纤链路及逻辑控制的设计和实现。介绍了该模块时延特性测试系统的组成和搭建,并通过矢量网络分析仪对设计完成的光延时模块实物进行标准延时测试,分析对比测试结果,得出测量误差,并分析误差原因。该模块的实现为某系统的自校准提供了标准延时参考,同时可作为便捷有效的溯源手段。     

便携式LPI战场侦察雷达收发系统的微型化设计

便携式战场侦察雷达具有小功率、低截获、高灵敏度、结构灵巧、架拆迅速、配置人员少等特点,不仅适用于战场前沿,也适用于和平时期的很多场合,因此越来越被人们关注。收发系统作为便携式战场侦察雷达的重要组成部分,其功耗、体积、重量均为工程设计的重点。文章论述了收发系统集成模块化及微型化的设计方法。该收发系统按集成模块化设计后总重量为4.4kg,体积为300mm×200mm×100mm。     

DMA05-48/100型整流模块控制芯片替换硬件设计与实现

阐述了DMA05-48/100整流模块控制芯片替换实现的硬件解决方案.通过对DMA05-48/100整流模块新老控制芯片Atmega325P与Intel87C196KB的分析与比较,实现了硬件的替换设计,重点分析了替换的方法和步骤.     

高增益LC谐振放大器的设计

采用分立元件设计了一个3级单调谐放大器,可用于通信接收机的前端电路,通过合理分配各级增益和多种措施提高抗干扰性,具有中心频率容易调整、稳定性高的特点.电路经实际测试表明具有低功耗、高增益和较好的选择性.     

An STS-N byte-interleaving multiplexer/scrambler anddemultiplexer/descrambler architecture and its experimental OC-48implementation

The authors present a byte-interleaving architecture for generating higher-order signals in the synchronous optical network (SONET) digital hierarchy and report on the implementation and system performance results of an experimental 2.488 Gbit/s SONET STS-3c to STS-48 (OC-48) byte multiplexer/scrambler and STS-48 (OC-48) to STS-3c byte demultiplexer/descrambler. The proper operation of the byte multiplexer and demultiplexer has been verified in an OC-48 experiment with a bit error rate (BER) of less than 10^-14. It is shown that the byte-interleaving architecture leads to a simple and modular implementation of higher-rate interfaces (such as OC-192 at 9.95 Gbit/s) using state-of-the-art technologies