基于LBIST的纠检错电路验证方法与实现

基于逻辑内建自测试的设计原理,提出了一种针对纠检错电路进行功能自测试的方法,根据纠检错电路具有固定纠检错能力的特点,无需存储海量的比较数据,也不需要设计响应特征分析器对结果数据进行压缩处理,针对具体的纠检错电路,通过增加特别设计的注错逻辑可实现任意类型的故障注入,并根据注错信息可对结果进行预测,通过与预期结果比较,可达到验证的目的;最后,以(40,2)海明编码与解码电路为例,实现了其功能自测试结构,并对所有2⁴⁰-1种故障进行了注入与验证;结果表明使用本文的验证方法,可实现纠检错电路的自动化随机验证。     

数据采集器的可测性设计与评估

针对数模混合系统的快速诊断维修问题,以数据采集器作为对象,研究典型数模混合系统的可测性设计及评估;文章首先介绍了两种先进的可测性设计技术:边界扫描技术和内建自测试技术;以某数据采集系统为对象,阐述其关键性能指标,并依据“分块设计”的方法分析了系统各个测试模块的故障类型和采用的可测试性设计方案;最后,利用TEAMS软件建立了数据采集系统的基于多信号流的模型,经计算及仿真对比了可测性设计前后的测试性设计指标;仿真结果表明,增加可测性设计,可以提高电子系统的故障检测率和隔离率,但要增加测试代价,并在一定程度上降低系统的可靠性。     

用户专用键盘可测试性设计实现

针对用户专用键盘故障排查过程中的低效率问题,本文采用边界扫描法、内建自测试法等对其进行测试性设计改进,使得利用已有的边界扫描设备即可实现自动化故障诊断。并通过设置管脚短路和芯片功能异常两个故障实际验证了用户专用键盘可测试设计效果,实验结果表明,改进后的用户专用键盘可快速定位故障,并且具有较高的准确度和精度。本文对用户专用键盘进行测试性设计改进,以使其满足边界扫描设备测试要求,此种方法对其它单片机系统的测试性设计具有借鉴意义。     

机载新型机电管理系统综合检测技术研究

针对现代飞机高集成度机电管理系统的测试与仿真需求,提出一种基于PXI技术的新型机电管理系统综合检测系统设计与实现方案。在该方案中,机电管理系统的所有信号经过信号接口盒后进入到综合检测系统中,通过断点模块连接机电管理系统产品,在断点模块可以对综合检测系统的所有信号进行监控测试、信号验证及分析处理;通过硬线、RS422总线、GJB289A总线、ARINC429总线形式将机电管理系统和机电管理系统综合检测系统相连接。该系统可有效节省硬件资源、准确实现信号级故障隔离,可实现机电管理系统硬件和软件的独立检测并且可实现多台机电管理系统的测试和检验;与传统手动检测相比,可以平均节省60%的检测时间。通过测试和试验,机电管理系统综合检测系统工作稳定、可靠。     

基于BIST的NoC系统通信架构测试研究

随着片上网络(network-on-chip,NoC)体系的发展,片上网络系统的测试成为不可或缺的一部分;对NoC系统的通信架构测试研究,运用多播的方式建立片上网络通信的测试模型,创新性的把内建自测试(build-in self test,BIST)技术和改进型的MATS++算法相结合,完成对NoC系统的通信架构测试;采用Verilog语言完成测试模型的设计,并且在基于FPGA的NoC系统平台上实现了对NoC系统的通信架构的测试;实现结果表明该测试方法在面积开销增加少于4%的情况下,不仅实现了100%的故障覆盖率,而且将测试时间降低到35.2 ms。     

基于LoadRunner自动化应用程序接口的舰船装备软件测试系统设计与实现

针对舰船装备软件接口交互信息量大,利用现有动态测试技术对此类软件开展测试工作时效率较低,自动化测试水平亟待提高的现状,归纳分析了舰船装备软件测试系统的主要能力需求,研究了接口协议形式化、测试用例自动生成、测试用例自动驱动、通信接口转换等关键技术,并以上述技术为基础给出了舰船装备软件测试系统的体系架构设计方案,进而实现了一种基于LoadRunner自动化应用程序接口(LoadRunner Automation API)的舰船装备软件测试系统,为舰船装备软件提供了一种可行的自动化测试手段;该测试系统主要包括测试管理模块、测试用例生成模块、测试用例驱动模块和数据收集与分析模块;采用该测试系统能够有效提高舰船装备软件的测试效率。     

一种嵌入式软件逻辑覆盖测试方法研究

针对嵌入式软件测试覆盖率低的问题,本文提出了基于软件故障注入的逻辑覆盖测试方法,首先就嵌入式系统常用传感器建立故障模式库,设计了嵌入式软件故障注入系统;其次选取中间层作为故障注入点,研究基于VxWorks653嵌入式操作系统的故障注入实现方式,并通过分析故障信号在软件系统中的传播,提出优化测试用例的方法;最后通过实验验证了该方法可有效提高容错设计功能、冗余设计功能、故障检测功能测试的逻辑覆盖率;有助于提高嵌入式软件的可靠性。     

基于Nios-II用于加速器监控系统的通用型可重配置嵌入式微控制器

 讨论并参考了冷却储存环目前使用的专用微控制器的特点和其对微控制器的需求,采用可编程技术和Nios-Ⅱ处理器,在altera-cycloneII2c35f484芯片内实现可重构微控制器。该微控制器硬件资源消耗少,最大工作频率可达185 MHz,可代替目前在监控系统中大量使用的专用微控制器芯片,减小硬件设计复杂度、节约成本。     

基于非线性光纤环镜的40Gb/s可重构光逻辑门

提出了一种新型的基于非线性光纤环镜(NOLM)的可重构全光逻辑门实现方案。传统的基于NOLM的全光逻辑利用自相位调制效应或交叉相位调制效应,透射传输函数重构的自由度低,可实现的逻辑门种类较少。该方案在传统的结构基础上,分析了NOLM中探测光的偏振态的演化,以及输入光偏振态和环内偏振控制器对NOLM的传输特性的影响。理论分析和数值仿真结果表明在考虑NOLM中的非线性偏振旋转效应的情况下,可以更加自由地构建不同透射传输函数,从而利用单一NOLM结构,仅通过调节偏振控制器,即能够可重构地实现绝大部分基础组合逻辑。实验中,完成了两路40Gb/s的数据信号之间的"非"、"与"、"或"、"或非"、"同或"、"异或"等各种基础组合逻辑,验证了方案的可行性。     

可重构光分插复用器的设计与实现

研究了基于光纤光栅光开关的可重构光分插复用器（ROADM）的设计和实现.提出了一种光纤光栅准直器的结构,由光纤光栅准直器组成的光纤光栅光开关真正实现了光纤光栅与光开关合二为一的结构.以光纤光栅光开关为核心模块,制作了一种ROADM,该器件结构更紧凑,体积更小.通过对样机的测试和系统仿真,结果证明了此种结构的ROADM符合设计标准,具有较高的性能,而且结构简单,操作方便.此外,该ROADM制作过程难度小,器件成本低,适合批量生产.     

Hardware acceleration of image recognition through a visual cortex model

Recent findings in neuroscience have led to the development of several new models describing the processes in the neocortex. These models excel at cognitive applications such as image analysis and movement control. This paper presents a hardware architecture to speed up image content recognition through a recently proposed model of the visual cortex. The system is based on a set of parallel computation nodes implemented in an FPGA. The design was optimized for hardware by reducing the data storage requirements, and removing the need for multiplies and divides. The reconfigurable logic hardware implementation running at 121 MHz provided a speedup of 148 times over a 2 GHz AMD Opteron processor. The results indicate the feasibility of specialized hardware to accelerate larger biological scale implementations of the model.     

MRI梯度预加重模块的分时复用设计

为获得更优的成像质量和更快的成像速度,磁共振成像（MRI）系统的梯度预加重模块需要具有更多的补偿通道和调节参数,常规预加重模块的设计方案使现场可编程门阵列（FPGA）面临巨大的资源消耗.为解决高性能梯度预加重模块的资源消耗大的问题,本文提出了一种基于分时复用技术的梯度预加重实现方案,以常规方案1/44的资源实现了11通道×4组参数的梯度预加重模块.将该模块用于0.35 T MRI系统,测试了补偿前后的涡流曲线和磁共振图像,结果表明该模块有效降低了系统的涡流,减小了磁共振图像中的涡流伪影.     

Defect-oriented testing of Josephson logic circuits and systems

In this paper, defect-oriented testing of low temperature superconducting Josephson logic systems is used as a basis for structural test generation. This requires the investigation of processing defects using defect monitors and the development of fault models. Inductive fault analysis techniques play an important role in this approach. By means of fault injection in the JSIM circuit simulator, the most effective test signals can be derived which can subsequently be used for test-generator hardware in a built-in self test environment.     

基于云计算的大数据自动分类处理系统设计

随着现代网络技术不断进步,系统数据量也在逐渐增多。传统的大数据自动分类处理系统已经无法满足现阶段用户需求,其软件与硬件的设计都比较单一,存在能源消耗大、分类速度慢、处理时间长、内存占用率高等问题,为此,提出基于云计算的大数据自动分类处理系统的设计。首先设计系统硬件结构,主要包括数据采集器、数据处理器以及数据自动存储模块,并详细的介绍了各硬件结构;然后利用时域特征提取数据的算法对频域特征数据进行提取,从而实现数据自动分类处理系统的软件设计;最后对两种系统性能进行对比实验。实验结果证明,基于云计算的大数据自动分类处理系统的资源不仅占用率低,内存消耗小,而且数据库内存较大。该系统不但可以提高数据自动分类精准度,还能加快数据分类速度,从而使系统拥有更好的分类性能。     

飞机电缆屏蔽层接地可靠性测试系统设计

飞机电缆屏蔽层可靠接地对飞机建立完整屏蔽环路,防止复杂电磁场对飞机内部电路产生干扰具有重要意义;因此,接地可靠性测试尤为必要;测试系统以NI CompactRIO机箱为核心,通过连接上位机、辅助电路以及测试工具搭建硬件测试平台,利用LabVIEW可视化编程语言编写控制程序;上位机程序,通过状态机实现人工交互以及系统整体逻辑控制;FPGA控制程序,用于驱动硬件完成信号的产生和采集工作;实时处理器程序,采用DMA技术与FPGA进行通讯,对辅助电路反馈的采集数据进行快速傅里叶变换提取有效信号,随后应用矢量电压电流法求解电缆屏蔽层环路阻抗;实际测量结果证明:基于LabVIEW的飞机电缆屏蔽层接地可靠性测试系统能够以较高精度完成电缆屏蔽层接地可靠性测试。     

5G/NGPON Evolution and Convergence: Developing on Spatial Multiplexing of Optical Fiber Links for 5G Infrastructures

ABSTRACT

The offering of demanding telecommunication services as promised by the 5G specifications raise the necessity for high capacity, flexible, adaptive, and power conserving fronthaul. Toward this goal, the role of the passive optical network which is responsible for interconnecting the central office (CO) with the cell-sites is crucial. Among the latest related technologies that need to be integrated in the context of the next generation passive optical networks (NGPONs), the most promising for increasing the provided bandwidth, is the optical spatial multiplexing. In this paper, we present the key 5G technologies, focusing on spatial division multiplexing, which constitutes the main innovation of the blueSPACE 5G Infrastructure Public Private Partnership (5G PPP) project. Exploiting the recent developments on multicore fibers (MCFs), optical beamforming networks (OBFNs), analog radio over fiber (ARoF), and spatial-spectral resources granularity in the context of Spectrally Spatially Flexible Optical Networks (SS-FONs), we describe a complete approach for the 5G fronthaul, emphasizing on the efficient allocation of optical resources while aiming at minimizing energy consumption. The modeled optimization problem is thoroughly presented, and the introduced scheme is evaluated through a real-world based simulation scenario, exhibiting quite promising results.     

All-optical reconfigurable logic operations with the help of terahertz optical asymmetric demultiplexer

An all-optical reconfigurable logic operation essentially constitutes a key technology for avoiding complex and speed limited optoelectronics conversions and performing various processing tasks. All-optical reconfigurable logic operations with the help of terahertz optical asymmetric demultiplexer (TOAD) is proposed and described. The paper describes the all-optical reconfigurable logic operations using a set of all-optical multiplexer and optical switches. We have tried to exploit the advantages of TOAD-based switch to design an integrated all-optical circuit which can perform the different logic operations AND, XOR, NOR and NOT. Numerical simulation confirming described methods is given in this paper.     

Rate-Compatible LDPC Codes for Continuous-Variable Quantum Key Distribution in Wide Range of SNRs Regime

Long block length rate-compatible low-density parity-compatible (LDPC) codes are designed to solve the problems of great variation of quantum channel noise and extremely low signal-to-noise ratio in continuous-variable quantum key distribution (CV-QKD). The existing rate-compatible methods for CV-QKD inevitably cost abundant hardware resources and waste secret key resources. In this paper, we propose a design rule of rate-compatible LDPC codes that can cover all potential SNRs with single check matrix. Based on this long block length LDPC code, we achieve high efficiency continuous-variable quantum key distribution information reconciliation with a reconciliation efficiency of 91.80% and we have higher hardware processing efficiency and lower frame error rate than other schemes. Our proposed LDPC code can obtain a high practical secret key rate and a long transmission distance in an extremely unstable channel.     

物理型硬件木马失效机理及检测方法

对两种物理型硬件木马造成芯片退化或失效的机理进行了详细分析. 通过使用ATLAS 二维器件仿真系统并结合SmartSpice电路逻辑仿真器, 模拟了两种物理型硬件木马对反相器逻辑电路输出特性的影响. 使用ATHENA工艺仿真系统模拟了掺杂离子注入工艺过程, 实现了掺杂型硬件木马的金属-氧化物-半导体场效应管(MOSFET)器件; 使用热载流子注入退化模型对ATLAS 仿真器件进行热载流子压力测试, 以模拟热载流子注入型硬件木马注入MOSFET器件并造成器件退化失效的过程, 分别将上述掺杂型硬件木马和热载流子注入型硬件木马的MOSFET器件与另一个正常MOSFET器件组成同样的反相器逻辑电路. 反相器使用Spice 逻辑电路仿真输出DC直流、AC瞬态传输特性以研究物理型硬件木马对电路输出特性的影响. 为了研究MOSFET器件的物理特性本身对硬件木马的影响, 在不同温度不同宽长比(W/L)下同样对反相器进行Spice电路逻辑输出仿真. 本文分析了离子掺杂工艺、热载流子注入压力测试形成的物理型硬件木马随压力强度、温度的变化对逻辑电路输出特性的影响. 通过结果对比分析得出了含有物理型硬件木马的逻辑电路在DC直流输出特性上的扰动比AC瞬态传输特性更明显的结论. 因此, 本文提出了一种针对物理型硬件木马的检测流程. 同时, 该检测流程是一种具有可操作性的检测物理型硬件木马的方法.