传输线压控振荡器

一个现代化的数字式频率合成器,其性能的好坏,主要取决于其相位噪声的大小,而它在很大程度上取决于频率合成器中的压控振荡器(VCO)本身相位噪声的优劣。设计和制造出低相位噪声的 VCO 就成为设计制造频率合成器的一个关键问题。一、电路的主要技术要求对于锁相环中的 VCO,一般应考虑以下几个方面的要求:(1)频率变化范围必须满足锁相环所要求的输出范围,并要有一定的余量。(2)频率稳定度要求长期慢漂移不超过锁相环的同步带,对取样环更不能超过±f_r/2(f_r为参考脉冲频率)。(3)要求 VCO 的相位噪声 S_((?)VCO)越小越好。(4)希望输出频率随输入电压的变化尽可能是线性的,因为如果 VCO 电压频率特性是非线性的,阻尼系数ζ与环路固有频率ω_n 就会随     

一种实用的压控振荡器

介绍一种电压控制振荡器的电路特点及工作原理。实验结果表明：该振荡器性能稳定，频率可控范围宽，连续均匀压控线性区为１１００ｋＨｚ，压控灵敏度为２．５ＭＨｚ／Ｖ。文章最后对研制中的有关问题进行了讨论。     

一种新型的双端加载宽带压控振荡器

基于某测试系统宽带本振的指标要求,设计了一种双端加载可变电容的宽带压控振荡器(VCO),采取负阻分析法对电路结构进行分析设计,采用ADS对电路进行仿真设计,并通过实物验证设计结果的真实性和有效性。设计指标:频率为2.00～3.30GHz,相位噪声指标小于-80dBc/Hz@10kHz,输出功率大于5dBm。     

一种宽带低相噪CMOS LC压控振荡器设计

设计了一种频率可调范围约830MHz全集成CMOS LC压控振荡器.该压控振荡器利用了一种改进的四位二进制加权的开关电容阵列扩大了其调谐范围;采用了可变尾电流源设计,使得振荡信号在整个频率范围内幅度变化不大.结果表明,该压控振荡器总调节范围1.12～1.95GHz,功耗为6.5～19.1mW,采用0.35μm CMOS RF工艺设计版图面积为360μm×830μm,工作于1.1GHz和1.9GHz时,1MHz频偏处的单边带相位噪声分别为-122dBc/ Hz、-120dBc/ Hz.     

X波段宽带低相噪压控振荡器

简述了X波段宽带压控振荡器的压控灵敏度线性问题和降低其输出相噪的方法,同时给出了有关分析和实验结果.     

一种高频二级交叉耦合压控振荡器

采用等效为电感特性的负载和交叉耦合结构两种电路技术设计了一种高工作频率、低相位噪声的二级环形振荡器(two-stage VCO).因为是偶数级的环路级数,振荡器可输出两路相差90度的正交输出时钟.采用TSMC0.25μm CMOS工艺参数,用Cadence的spectre软件进行仿真,在2.5V电压下,工作频率为5GHz时,偏离主频1MHz处相位噪声为-87dBc/Hz.功耗:16.7mW.     

集成宽带压控振荡器的设计

介绍了S波段、C波段集成宽带压控振荡器的设计方法和设计思路,进行了理论分析和数学模拟。通过利用Ansoft公司的Serenade8.5软件进行仿真、优化设计,获得了较好性能的宽带振荡器。给出了2-4GHz、4-8GHz宽带VCO最终达到的技术指标。     

一种基于开关电容调谐的宽带压控振荡器设计

设计了一种频率可调范围约600 MHz的全集成CMOS LC宽带压控振荡器.该压控振荡器工作电压为3.3 V,基于Chartered 0.25 μm 标准CMOS工艺设计,利用开关电容调谐的方法扩大其调谐范围.测试结果表明:该压控振荡器工作在中心频率为1.9 GHz时,单边带相位噪声为-85 dBc/10 kHz,调谐范围达到32%.     

一种1GHz多频带压控振荡器的设计

基于3.3V 0.35μm TSMC 2P4M CMOS体硅工艺,设计了一款1GHz多频带数模混合压控振荡器.采用环形振荡器加上数模转换器结构,控制流入压控振荡器的电流来调节压控振荡器的频率而实现频带切换.仿真结果表明,在1V～2V的电压调节范围内,压控振荡器输出频率范围为823.3MHz～1.061GHz,且压控振荡器的增益仅有36.6MHz/V,振荡频率为1.0612GHz时,频率偏差1MHz处的相位噪声为-96.35dBc/Hz,在获得较大频率调节范围的同时也能保持很低的增益,从而提高了压控振荡器的噪声性能.     

用于数字电视调谐器的宽带CMOS VCO设计

采用片外谐振网络和多VCO的结构设计了一个宽带CMOS VCO,并采用一种新型的电荷泵式自动幅度控制电路,确保了VCO在整个带宽内的可靠性。基于Chartered 0.25μm CMOS工艺的测试结果表明,该VCO的频率能够覆盖75~900 MHz,单边带相位噪声最佳值达到了-92 dBc/Hz@10 kHz。     

宽带低相噪双核压控振荡器

基于同相耦合拓扑结构,分析并设计了一款双核压控振荡器(VCO)。该电路通过将两个相同VCO 核的输出同相相连,实现了在不降低谐振腔Q 值和输出信号幅度的前提下,将谐振腔的有效电感值减小一半,从而降低了输出信号的相位噪声。该芯片采用 TPS 65 nm RFSOI CMOS 工艺制造,包括焊盘在内的芯片面积为1. 04 mm2。测试结果表明,该VCO 可以在8. 600~12. 148 GHz (34. 2%) 的宽频带范围内连续工作,并在8. 841 GHz 处测试的相位噪声为-108. 63 dBc/ Hz@ 1 MHz。当电源电压为1. 2 V 且不考虑测试缓冲器时,该双核VCO 消耗电流为9. 2~11. 1 mA,对应含调谐范围的优值(FOMT)为-183. 39 ~ -187. 13 dBc/ Hz。     

一个6GHz宽带低相位噪声CMOS LC VCO

用SMIC 0.13 μm CMOS工艺实现了一个低相位噪声的6 GHz压控振荡器(VCO).在对其相位噪声分析的基础上,通过改进和优化传统的调谐单元和噪声滤波电路以及加入源极负反馈电阻实现了一个宽带、低增益、低相位噪声VCO.测试结果显示,在中心频率频偏1 MHz处的相位噪声为-119 dBc/Hz,频率调谐范围为6...     

基于拼接采样技术的宽带数字接收机

宽带数字接收机是当前的一个研究热点。介绍一个基于拼接采样技术的双通道宽带数字接收机设计及实现,描述了接收机的硬件架构、固件设计要点、拼接采样误差校正方法和指标测试结果。接收机采用商用货架器件和标准的FPGA夹层卡架构,结合拼接采样和宽带数字下变频技术进行设计,具有接收瞬时信号带宽大,预处理运算能力强,数据传输带宽大、硬件兼容性及扩展性好等特点,能广泛应用于宽带通信、雷达及电子战系统中。     

一款集成VCO宽带频率合成器

采用0.35 μm SiGe BiCMOS工艺设计了一款集成压控振荡器(VCO)宽带频率合成器.该锁相环(PLL)型频率合成器主要包括集成VCO、鉴频鉴相器、可编程电荷泵、小数分频器等模块.其中集成VCO采用3个独立的宽带VCO完成对频率的覆盖;鉴频鉴相器采用动态逻辑结构;小数分频器中∑-△调制器模数可编程,可以精确调制多种分频值.测试结果表明,在电源电压3.3V、工作温度-40～85℃的条件下,该芯片输出频率为137.5～4400 MHz,频偏100 kHz处的相位噪声为-104 dBc/Hz,频偏1 MHz处的相位噪声为-131 dBc/Hz,归一化本底噪声为-215 dBc/Hz.芯片面积为3.8 mm×4 mm.该频率合成器能为通信系统提供低相位噪声或低抖动的时钟信号,具有广阔的应用前景.     

一种新的数字式宽带自适应加权抗干扰技术

提出了一种时域、频域联合运用的宽带数字式对抗（自适应对消）技术,它使宽带对消变成子带自适应对消。首先介绍了该技术的基本原理,推导出了自适应对消的基本公式,然后给出了对消误差公式及求对消误差的方法,最后对该技术的工程实施作了详细的说明。     

基于数字CATV的超宽带技术研究

如何利用现有的数字CATV系统开展各种增值业务已成为一个重要课题.首先简要介绍了数字CATV和超宽带技术,然后给出了两种超宽带技术在现有数字CATV系统中的应用方案,利用这些方案可以有效地开展各项增值业务.     

一种宽带正交振荡器中子频带的精确设计方法

设计了一个应用于3.5 GHz频段锁相环的低电压宽带正交压控振荡器。通过对开关电容阵列进行功能划分和优化设计,从而精确地将锁相环的频道点逐一映射到了振荡器的子频带中,进而消除了频道切换时子频带的选择过程时间。该芯片采用0.18μm CMOS工艺实现,测试结果表明:振荡器的频率覆盖范围从3.04~3.58 GHz,并且所有的子频带均一一准确地覆盖了目标频道点;调谐增益从86 MHz/V变化至132 MHz/V,其平均值仅比设计值高6%;最高子频带的中心频率为3.538 GHz,其偏离载波1 MHz处的相位噪声为-121.6 dBc/Hz;在1.2 V电源电压下,振荡器核心的功耗约为14 mW。     

超宽频带VHF频段CMOS LC VCO

实现了一个宽频带VHF频段CMOS VCO.其最大的改进在于将振荡器中交叉耦合MOS管分为并联可开关的若干段.这样使其特性可以在较大范围内补偿VCO调频过程中状态的变化.该VCO使用标准0.18μmCMOS工艺制作,核心版图面积约为550μm×700μm.测试结果表明:该VCO频率覆盖范围为31～111MHz;功耗为0.3～6.9mW;在100kHz频偏处相位噪声约-110dBc/Hz.     

基于FPGA的宽带数字信道化接收机的设计

提出一种基于多相滤波器组的宽带数字信道化接收机的实现结构和设计方法,该方法可以满足侦察接收机宽频段覆盖、高灵敏度、高截获概率和实时处理能力,较好地解决高速A/D芯片与低速信号处理器之间的矛盾.用基于CORDIC算法和一阶相位差分算法进行瞬时测频.对系统中的每个功能模块进行了基于FPGA的设计与实现,从signaltab中验证了该方法的正确性.