一种新型2.4 GHz SiGe BiCMOS低噪声放大器

基于窄带低噪声放大器理论,设计了一种2.4 GHz,具有低功耗、低噪声和良好匹配性等优点的新型BiFET结构SiGe BiCMOS低噪声放大器。采用TSMC 0.35μm SiGe BiCMOS工艺库,利用SpectreRF软件的仿真结果显示,该电路具有2.27 dB低噪声系数,11.5 dB正向增益;2 V工作电压下,其功耗仅为6.1 mW。研究结果表明,该低噪声放大器在射频蓝牙系统中具有一定的应用前景。     

一种基于中和电容的60 GHz CMOS差分LNA

针对毫米波频段下硅基CMOS晶体管的栅漏寄生电容严重影响放大器的增益和隔离度的问题,采用交叉耦合中和电容抵消其影响,设计了一款60 GHz三级差分共源极低噪声放大器(LNA)。为减小级间匹配无源器件的损耗,节省芯片面积,采用变压器进行级间耦合。基于SMIC 55 nm RF CMOS工艺,进行了电路原理图和版图的设计与仿真。仿真结果显示,该LNA输入输出匹配良好,功率增益为21.1 dB,3 dB带宽为57.3~61.5 GHz,噪声系数为5.5 dB,输出1 dB压缩点为－0.64 dBm,功耗为34.4 mW,芯片尺寸为390 μm×670 μm。     

一种60GHz LNA电路及其匹配网络的设计

从晶体管器件模型出发,对两种常用的LNA电路结构进行了分析,提出了一种60 GHz LNA电路结构.该电路使用级间电感匹配的方式,可以有效地提高电路的增益并降低噪声;同时,结合先进的生产工艺,对电路的匹配网络进行了设计和优化,充分利用直流偏置网络,简化输入输出匹配网络;使用最简单的电路结构,获得了较高的增益指标和较低的功耗.     

一种RF发射电路中的LNA设计

针对射频发射电路前端的噪声系数过大的问题,设计了一种采用芯片设计的低噪声放大电路;首先结合目前几种常用的LNA的设计结构,文中选择了一种最可靠、性能最稳定的结构,该结构是采用了CMOS类芯片-MBC13720来设计的;并做出了具体的设计方案,包括输入匹配网络和输出匹配网络,以及供电模块的电路设计,给出了具体的参数;最后对所做的LNA电路进行了实物电路测试,结果表明本设计可以满足设计目的。其设计结构简单,外围电路容易搭配,容易调试,易于工程上的实现,因此具有极大的应用价值。     

一种新型2.4 GHz RF低噪声放大器的设计

提出了一种新型的低噪声放大器,在输入管的栅极加入一个电容,使放大器的噪声性能与增益都得到明显的改善。该电路基于Chartered 0.18μm CMOS工艺设计,工作频率为2.4GHz。仿真表明,在电流消耗为300μA的条件下,提出的低噪声放大器具有更好的噪声系数与增益,分别比传统的电感源极衰减低噪声放大器改善1.9 dB与5.3 dB。     

应用于DSRC系统的5.8GHz CMOS LNA设计

基于TSMC 0.18μm CMOS RF工艺,完成了一个全集成共源-共栅低噪声放大器设计。版图后仿真结果表明:1.8V电源电压下,电路静态功耗约为17mW;在DSRC系统工作频段上,电路实现了良好的综合性能指标,输入反射系数(S11)和输出反射系数(S22)小于-15dB,增益(S21)大于14.0dB,反向隔离度(S12)达到32dB,噪声系数小于2dB,并且工作稳定。     

一种2.4 GHz低功耗可变增益低噪声放大器

设计了一种工作频率为2.4 GHz的低功耗可变增益低噪声放大器。针对不同的增益模式,采用不同的设计方法来满足不同的性能要求。在高增益模式下,通过理论分析,提出了一种新的定功耗约束条件下的噪声优化方法,考虑了栅匹配电感的损耗和输入端口的各种寄生效应,给出了简明而有效的设计公式和设计过程。在低增益模式下,提出了一种改进线性度的方法。采用TSMC 0.18 μm CMOS RF工艺进行了设计。后仿真结果表明,在功耗为1.8 mW时,最高增益为35 dB,对应的噪声系数为1.96 dB；最低增益为5 dB,对应的输入3阶交调点为3.2 dBm。     

一种多模多频无线收发器前端SiGe BiCMOS低噪声放大器

基于IBM 0.18μm SiGe BiCMOS工艺,提出了一种应用于2.4～2.5GHz 802.11b/g频段的低噪声放大器(LNA).电路采用全差分发射极电感负反馈共射共基(Cascode)结构,对称电感有效地降低了芯片面积,优化了电路性能.仿真结果表明:该电路在2.4 GHz到2.5 GHz频率范围内,增益(S21)达到25 dB,噪声系数(NF)小于1.5 dB,大幅度提高了收发机系统的性能.此外,输入和输出匹配(S11,S22)分别达到-15 dB,1 dB压缩点大于-25 dBm.电源电压为2.5 V时电路总电流为3 mA.     

一种2.4GHz SiGe全集成射频前端电路

基于0.18μm SiGe工艺设计了一款2.4 GHz全集成射频前端电路.该射频前端包含了四个单刀开关、一个功率放大器(PA)和一个低噪声放大器(LNA).基于联合设计的思路,该电路只有一个输入管脚和一个输出管脚,低噪声放大器的阻抗匹配网络与功率放大器阻抗匹配网络一同在片上完成.该芯片工作电压为3.3 V,在接收模式时,该射频前端的增益为13.5 dB,噪声系数为2.8 dB,静态工作电流为5.1 mA;在发射模式时,该射频前端的功率增益为25.4 dB,饱和功率为24.3 dBm,最大PAE为30.8%,输出20 dBm功率时频谱满足802.15.4协议要求.该射频前端无需片外元器件即可实现50Ω的输入输出匹配.     

3GHz低噪声放大器的ADS设计和仿真

本文主要介绍了利用ADS2004A软件设计低噪声放大器的设计过程，并对设计和调试进行了详细的总结。对仿真和测试结果进行了比较，分析误差存在的几点因素，以便今后工作的改善和提高。     

SiGe的BiCOMS技术的S波段低噪声放大器的设计

文中介绍了一种基于锗硅BICMOS的宽带低噪声放大器的设计。此放大器工作在2.7 GHz～3.5 GHz的频带,采用0.18μm的锗硅工艺和cascode结构来增加其反向隔离度,并且使用了射极电阻负反馈和电阻并联反馈改善其带宽和线性度。仿真结果展示了其在通带范围内16.3 dB的增益和小于-10 dB的端口反射。此放大器噪声系数为2.8 dB左右,并使用5 V电源电压。     

一种2.4 GHz全集成SiGe BiCMOS功率放大器

针对2.4 GHz 802.11 b/g无线局域网(WLAN)的应用,该文设计了一种单片全集成的射频功率放大器(PA)。由于在自适应偏置电路中采用异质结晶体管(HBT)和电容构成的简单结构提高PA的线性度,因此不增加PA的直流功耗、插损和芯片面积。在基极偏置的DC通路中采用电阻负反馈实现温度稳定功能,有效避免热崩溃的同时不引起射频损耗。采用了GRACE 0.18mSiGe BiCMOS 工艺流片,芯片面积为1.56 mm2,实现了包括所有偏置电路和匹配电路的片上全集成。测试结果表明,在2.4-2.5 GHz工作频段,PA的小信号S21增益达23 dB,输入回波损耗S11小于-15 dB。PA的 1 dB 输出压缩点的线性输出功率为19.6 dBm,功率附加效率为20%,功率增益为22 dB。     

基于IBM SiGe BiCMOS工艺5PAe的2GHz功率放大器设计

采用IBM公司刚刚推出试用的0.35μm SiGe BiCMOS开发性工艺5PAe设计并实现了一个2GHz功率放大器.该放大器采用两级单端结构,除集电极扼流电感外,其余元件全部片上实现,具有集成度高、结构简单的特点.通过在管子基极和匹配电感中串联电阻,实现了全频段稳定.键合测试表明,在所有电源电压下电路均能稳定工作.在VC=3.5V,VB=6V,f=2.0GHz时,小信号增益为20.8dB,输入输出反射系数分别小于-17和-16dB,Pout-2dB约为24dBm.而在输出功率为25.1dBm时,功率附加效率达到21.5%,二次和三次谐波分别小于-45和-52dBc,因而具有较好的线性度.     

基于IBM SiGe BiCMOS工艺5PAe的2GHz功率放大器设计

采用IBM公司刚刚推出试用的0.35μm SiGe BiCMOS开发性工艺5PAe设计并实现了一个2GHz功率放大器. 该放大器采用两级单端结构,除集电极扼流电感外,其余元件全部片上实现,具有集成度高、结构简单的特点. 通过在管子基极和匹配电感中串联电阻,实现了全频段稳定. 键合测试表明,在所有电源电压下电路均能稳定工作. 在VC=3.5V, VB=6V, f=2.0GHz时,小信号增益为20.8dB,输入输出反射系数分别小于-17和-16dB, Pout-2dB约为24dBm. 而在输出功率为25.1dBm时,功率附加效率达到21.5%,二次和三次谐波分别小于-45和-52dBc,因而具有较好的线性度.     

0.9GHz和2.4GHz 双频段 SiGe HBT 低噪声放大器的设计

This paper presents design and implementation of a dual-band LNA using a 0.35μm SiGe HBT process for 0.9 GHz GSM and 2.4 GHz WLAN applications.PCB layout parasitic effects have a vital effect on circuit performance and are accounted for using electro-magnetic（EM） simulation.Design considerations of noise decoupling, input/output impedance matching,and current reuse are described in detail.At 0.9/2.4 GHz,gain and noise figure are 13/16 dB and 4.2/3.9 dB,respectively.Both S₁₁ and S₂₂ are below -10 dB.Power dissipation is 40 mW at 3.5 V supply.     

一种SiGe BiCMOS 140 GHz高增益功率放大器

基于IHP 130 nm SiGe BiCMOS工艺,设计了一种中心频率为140 GHz 的三级Cascode结构的功率放大器。该放大器由两个驱动级和一个输出功率级组成,输入、输出和级间匹配均采用微带线实现。设计中,选用最佳尺寸的晶体管,通过分析得到最佳偏置电流和最佳偏置电压,从而获得最大的电压摆幅,以提高输出功率。仿真结果表明,在120~160 GHz的工作频带中,该放大器的最高增益为28 dB,饱和输出功率为16.2 dBm, 功率附加效率为20%,功耗为220 mW。     

A Compact, ESD-Protected, SiGe BiCMOS LNA for Ultra-Wideband Applications

Two 3.65-mW, ESD-protected, BiCMOS ultra-wideband low-noise amplifiers (LNAs) for operation up to 10 GHz are presented. These common-base LNAs achieve significant savings in die area over more widely used cascoded common-emitter LNAs because they do not use an LC input matching network. A design with a shunt peaked load achieves a high S₂₁ (17-19 dB) and low noise figure (NF) (4-5 dB) across the band. A resistively loaded design exhibits a lower S₂₁ (15-16 dB) and higher NF (4.5-6 dB), but also utilizes 20% less silicon area. Both LNAs achieve a 1.5 kV ESD protection level and an acceptable S₁₁ (<-10 dB) across the band. Current source noise reduction is critical in common base topologies. Therefore, detailed noise analyses of MOS- and HBT-based current sources are provided     

基于SiGe BiCMOS技术的低功耗23G VCO

A 23 GHz voltage controlled oscillator(VCO) with very low power consumption is presented.This paper presents the design and measurement of an integrated millimeter wave VCO.This VCO employs an on-chip inductor and MOS varactor to form a high Q resonator.The VCO RFIC was implemented in a 0.18μm 120 GHz f_t SiGe hetero-junction bipolar transistor(HBT) BiCMOS technology.The VCO oscillation frequency is around 23 GHz,targeting at the ultra wideband(UWB) and short range radar applications.The core of the VCO circuit consumes 1 mA current from a 2.5 V power supply and the VCO phase noise was measured at around -94 dBc/Hz at a 1 MHz frequency offset.The FOM of the VCO is -177 dBc/Hz.     

Integrated frequency synthesiser in SiGe BiCMOS technology for 60 and 24 GHz wireless applications

A fully integrated silicon-based frequency synthesiser for 60 and 24 GHz applications is presented. The relative frequency tuning range is 5%, and the total power dissipation is 135 mW at 2.3 V supply voltage. Phase noise at 48 GHz is lower than -98 dBc/Hz at 1 MHz offset over the whole tuning range, which is 8 dB lower than in all previous silicon-based solutions