短波数传中的Turbo均衡技术研究

短波通信由于具有技术成熟、成本低、功耗低及通信范围广等特点,因此被广泛应用。短波通信以电离层作为传输介质,其多径效应会产生码间串扰(Inter-Symbol Interference,ISI)现象,限制了无线传输的速度及质量。为了提高系统可靠性,可采用Turbo均衡技术对接收信号进行处理,该技术利用Turbo编译码思想,结合信道均衡与译码处理,通过迭代以达到消除ISI的目的,因其具有良好的性能,得到了广泛的应用。在介绍数字化短波数传通信系统方案的基础上,对Turbo均衡在短波数传体系的应用进行了重点研究,并完成了整个信号处理流程的设计及仿真,验证了其抑制ISI的功能。     

一种低复杂度聚类估计MLSE均衡器

给出了一种新的聚类估计最大似然序列均衡器(CBSE),避开了传统MLSE均衡需要估计信道脉冲响应(CIR)和卷积运算,由接收信号估计聚类中心,同时利用聚类中心之间的对称性,仅需估计其中部分中心,其余中心可通过简单运算获取,从而在缩短训练序列的同时减少了运算量.仿真表明,新方法在取得与RLS均衡器相近收敛性能的同时,计算量比LMS均衡器小.     

基于块迭代的判决反馈均衡算法研究

为了对抗短波信道深衰落和线性频域均衡存在的剩余码间串扰(Inter-Symbol Interference,-ISI)影响,研究基于块迭代的判决反馈均衡(Block Iterative Decision Feedback Equalization,IB-DFE)算法,对不同参数情况下的判决反馈均衡算法性能进行了对比分析...     

自适应信道均衡在短波通信中的应用研究

文中对LS格型算法和平方根卡尔算法在短波通信的信道均衡中应用的情况进行了讨论,给出了平方根卡尔曼均衡器应用于8PSK信号解调的设计思路.     

短波通信中的自适应信道均衡技术

对短波通信中的自适应信道均衡技术进行了讨论,比较说明了LS格型算法和平方根卡尔曼算法,同时给出了平方根卡尔曼均衡器的实际应用情况。     

一种基于误差传递的短波信道均衡方法

电离层的不同传播模式是导致短波数字通信出现码间串扰的主要原因,为克服码间串扰,本文提出一种基于误差传递的短波信道均衡方法,并以青岛-长春链路为例进行了数值仿真和天波试验.数值仿真和空间链路试验表明,与非线性数据定向均衡方法相比,本文方法得到的信息符号的误差方差降低了约50%,而且在低信噪比情况下更有优势.     

双判决反馈均衡的改进算法研究

本文提出了双判决反馈均衡器（DDFE）的一种改进结构－双DDFE（Dual DDFE)。模拟研究表明,双DDFE性能要比DDFE提高0．5dB-1dB,而其实现复杂性相对于DDFE增加不大。     

频率估计技术在通信对抗中的应用

在通信对抗系统中,若要对敌方通信系统实施干扰或截获信息,首先要对敌方通信系统的载频进行测量。本文提出的频率估计技术是基于最大似然估计方法。它具有测量精度高、数字化程度高、可靠性高等特点。     

多调制指数CPM频域均衡技术研究

研究了多指数连续相位调制(multi-h CPM)信号的频域均衡技术.区别于采用循环前缀(CP)的作为保护间隔,提出了带有训练序列(TS)的发射帧结构设计.在理想信道估计和同步的条件下,采用最大似然估计(MLSE)维特比译码,仿真了多径衰落信道中不同均衡算法的误码率性能,并比较了采用CP和TS帧结构的mutli-h CPM频域均衡技术在误码率性能上的差异.     

低复杂度MIMO检测技术分析

为了克服多径传播对信号传输的影响,提出了多入多出(MIMO)检测的3种低复杂度算法,给出了各种算法的具体原理,特别对基于Chase原理的检测算法进行了介绍,论述了相对于最大似然算法可减低复杂的程度,研究了各种算法的误码率性能及复杂度。给出了2发2收MIMO系统和3发3收MIMO系统的仿真结果。结果表明,球形译码算法和基于Chase原理的MIMO检测算法能以比较低的复杂度,获得逼近最大似然检测算法的误码率性能。研究的检测算法为MIMO无线通信接收机的硬件实现提供了理论基础。     

时域自适应均衡技术的分析与应用

概述了频率选择性衰落信道的传输特性,论述了采用均衡技术的必要性。通过对各种均衡器结构和自适应均衡算法在抵抗符号间干扰能力、收敛速度以及运算复杂度等方面的分析与比较,选择了判决反馈作为均衡器结构、最小均方自适应算法作为自适应准则的均衡器方案。仿真及试验结果证实了设计的时域自适应均衡器不仅具有较强的抵抗符号间干扰能力,而且能够获得隐分集增益,在频率选择性衰落信道中具有良好的应用效果。     

修正恒模算法分数间隔盲均衡

分数间隔均衡(FSE)能够降低对时间同步误差的敏感性,本文通过修正恒模算法(CMA)的误差函数,提出了一种分数间隔盲均衡修正恒模算法(MCMA).利用通信信号8PSK,对修正恒模算法和传统恒模算法进行了盲均衡性能比较,在噪声环境下的频率选择性信道中,MCMA比CMA具有更强的鲁棒性.模拟结果显示MCMA能够通过提高收敛速率、降低稳态均方误差和符号间干扰(ISI),有效地改进了信道均衡性能.     

基于QR-RLS算法的OFDM系统盲自适应时域均衡器

在正交频分复用(OFDM)系统中,使用时域均衡器来消除由于循环前缀长度小于信道时延扩展长度而导致的符号间干扰。为了克服Merry算法收敛速度较慢的缺点,提出了一种适用于无线时变信道环境的改进的盲自适应时域均衡器。该算法利用QR-RLS算法实现均衡器抽头的迭代计算,改善了Merry算法的收敛速度和鲁棒性。理论分析和仿真结果表明,该算法收敛速度明显优于Merry算法,且性能接近MSSNR算法最优解。     

一种消除OFDM子信道干扰的均衡新方法

在实际的OFDM系统中,符号间干扰(ISI)以及子信道干扰(ICI)仍然是导致系统性能下降的重要因素.本文对循环前缀(CP)长度较短时,产生ISI和ICI机理进行分析和研究,在此基础上提出一种消除ICI的频域均衡的简化方法.经过计算机仿真,结果表明,在宽带无线局域网中采用该算法,误码率明显降低,并且简单实用、易于实现.     

高频段下新MIMO时域均衡算法仿真研究

借鉴V-BLAST的MIMO检测思想,针对高频段信道提出了一种新的MIMO时域均衡算法,该算法基于特定的判决反馈均衡器结构,滤波器的系数可通过信道估计计算得到。新算法通过迭代进行分层均衡,前一层均衡出的发射信号可用于后一层均衡时的干扰消除。仿真表明,这一新算法不但计算复杂度低,还能有效地改善系统的误码性能。     

无线通信中消除码间干扰的研究

介绍了码间干扰以及消除码间干扰常用的三种方法.并从理论上比较了三种方法的性能,为了测试验证单载波频域均衡系统的性能,搭建了仿真系统进行了计算机仿真模拟.其仿真结果表明:与时域均衡相比较,频域均衡能有效提高均衡器的收敛速度和显著改善均衡器消除符号间干扰(ISI)的性能.     

修正多模算法的盲信道均衡

基于对恒模算法(CMA)和多模算法(MMA)的研究,在两种算法的基础上提出了一种修正的多模算法。计算机仿真的结果表明,与恒模算法以及多模算法相比,该算法有较小的剩余误差和码间串扰(ISI)以及更稳定的收敛效果;而且该算法克服了信道传输引起的相位模糊(相位偏移)。     

平面光集成器件的时域伪谱法分析

将时域伪谱（PSTD）方法应用于平面光集成器件的分析，推导并实现了可用于PSTD方法的单轴各向异性完全匹配层（UPML）吸收边界条件，讨论了专用于导波结构仿真的一种紧凑的PSTD激励源。并对分布式反馈（DFB）光栅进行了数值模拟，其仿真结果与传统时域有限差分（FDTD）方法相当吻合，但PSTD无论在计算时间还是内存需求方面都大大优于FDTD方法。     

双选信道下OCDM系统低复杂度均衡

正交Chirp复用(OCDM)是近年来提出的一种新的多载波体系,通过菲涅尔变换,获得一组正交Chirp信号,实现了CSS的最大频谱效率。该文介绍了OCDM系统的基本原理,重点研究了OCDM系统的低复杂度均衡算法。双选信道下,传统的MMSE均衡算法性能下降,提出一种基于近似带状矩阵的阻尼LSQR算法,作为求解稀疏矩阵的最小二乘迭代算法。为了缓解快速时变信道中的ICI,提出一种基于近似带状矩阵的LSQR-BDFE算法,结合判决反馈均衡,通过LSQR算法迭代计算。仿真结果表明,双选信道下,OCDM系统比OFDM系统有着更好的BER性能,所提出的LSQR-BDFE算法和带状阻尼LSQR算法,比MMSE均衡算法有着性能优势。     

A Gigabit Link CMOS Analog Interface for High Performance Signaling

In this brief, design of a gigabit link CMOS analog interface composed of a transmitter, a receiver, and clocking circuits is addressed with focus on high-performance signaling in terms of interference and jitter. The low-cost, low-power interface is targeted at parallel link applications. The transmitter adopts one-tap preemphasis to mitigate the intersymbol interference (ISI) problem. The receiver samples two adjacent bits and stores the difference of them to a capacitor, so it is more immune to timing uncertainties caused by nonideal sampling clocks and it is dependent only on the direction or difference of two consecutive bits, not on the absolute values of them. With these circuits, robust clocking circuits to multiplex and demultiplex the data on the transmit and receive side, respectively, are designed. Pseudo-differential-type delay elements are used in the oscillator and delay line to enable high power supply rejection ratio and low jitter. The delay locked loop (DLL) is designed to prevent harmonic locking. The transceiver performance is tested at 1 Gbps and 2 Gbps for double and quadruple interleaving, respectively. The maximum operating speed is about 1.7 Gbps for double interleaving and about 3 Gbps for the quadruple-interleaving receiver under a 3.3 V, 0.35 μm CMOS process. Sungkyung Park Large Scale SoC Research Department, Electronics and Telecommunications Research Institute(ETRI), 161 Gajeong-dong, Yuseong-gu, Daejeon 305–350, Korea (fitzgerald1971@yahoo.com) Sungkyung Park received B.S. (with highest honors) and M.S. degrees from Seoul National University, Korea, in 1995 and 1997, respectively. He received a Ph.D. degree in CMOS IC design from Seoul National University, Korea, in 2002. During the military service, from 2002 to Sep. 2004, he was with the Telecommunication Network, Samsung Electronics, Inc., Korea, as a Senior Engineer, where he was engaged in developing cdma 2000 system-level simulators. From Oct. 2004 until now, he has been with the Large Scale SoC Research Department, Electronics and Telecommunications Research Institute (ETRI), Korea, as a Senior Researcher. His research interests cover high-speed analog and mixed-mode CMOS IC design including RF CMOS IC design, data converter design, and issues in wireless/wireline communication SoC/NoC.