芯粒测试技术综述

随着半导体工艺的发展,芯片工艺提升愈发困难,摩尔定律日趋放缓,而芯粒集成技术促进了多芯片封装的发展,有效地延续了摩尔定律。以2.5D、3D集成为主的芯粒异构集成芯片的测试方法与传统2D芯片测试有所不同,带来一些新的测试挑战。从当前芯粒测试的挑战分析入手,介绍了芯粒互联标准、互联测试和基于不同测试访问标准的可测性设计（DFT）方法,着重阐述各方法的优缺点以及相互之间的联系与区别,旨在帮助读者对芯粒测试技术进行系统性了解。     

2.5D系统封装中高速I/O链路信号/电源完整性协同仿真

提出了一种2.5维（2.5D）系统封装高速输入/输出（I/O）全链路的信号/电源完整性（Signal integrity/power integrity,SI/PI）协同仿真方法。首先通过电磁全波仿真分析SiP内部“芯片I/O引脚-有源转接板-印刷电路板（即封装基板）-封装体I/O引脚”这一主要高速信号链路及相应的转接板/印刷电路板电源分配网络（Power distribution network,PDN）的结构特征和电学特性,在此基础上分别搭建对应有源转接板和印刷电路板两种组装层级的“信号链路+PDN”模型,并分别进行SI/PI协同仿真,提取出反映信号链路/PDN耦合特性的模块化集总电路模型,从而在电路仿真器中以级联模型实现快速的SI/PI协同仿真。与全链路的全波仿真结果的对比表明,模块化后的协同仿真有很好的可信度,而且仿真时间与资源开销大幅缩减,效率明显提升。同时总结了去耦电容的大小与布局密度对PDN电源完整性的影响及对信号完整性的潜在影响,提出了去耦电容布局优化的建议。     

基于硅桥芯片互连的芯粒集成技术研究进展

在后摩尔时代,通过先进封装技术将具有不同功能、不同工艺节点的异构芯粒实现多功能、高密度、小型化集成是延长摩尔定律寿命的有效方案之一。在众多先进封装解决方案中,在基板或转接板中内嵌硅桥芯片不仅能解决芯粒间局域高密度信号互连问题,而且相较于TSV转接板方案,其成本相对较低。因此,基于硅桥芯片互连的异构芯粒集成技术被业内认为是性能和成本的折中。总结分析了目前业内典型的基于硅桥芯片互连的先进集成技术,介绍其工艺流程和工艺难点,最后展望了该类先进封装技术的发展。     

步入主流领域的倒装芯片封装

倒装芯片与传统的引线键合封装技术相比较,可以拥有许多的优点,其中包括优异的导热性能和电性能、可以具有众多的IO接点、非常灵活地满足各种各样性能的基层、很好地利用现有的工艺技术、利用现有的基础装备,以及降低器件的外形尺寸。     

基于FCM的芯粒测试电路设计与实现

设计了一种改进的2.5D芯粒可测性电路,电路的核心是位于中介层的灵活可配置模块（Flexible configu?rable modules,FCM）,该模块基于IEEE 1838标准提出的灵活并行端口设计,采用双路斜对称设计结构,水平方向的两条线路可同时向左和向右传输控制信号以及测试数据,彼此独立互不干扰。与IEEE 1838灵活并行端口相比,FCM可以简化扫描测试配置步骤,满足水平双线路传输场景需求。仿真结果表明,基于FCM设计的2.5D芯粒测试电路可以实现对原有可测性设计（Design for test,DFT）测试逻辑的复用,满足芯粒即插即用的策略,提升测试的灵活性和可控性。     

堆叠封装的最新动态

文章介绍了堆叠封装的最新动态,包括芯片堆叠封装、封装堆叠封装、系统级封装、多芯片封装、堆叠芯片尺寸封装和三维封装等。文章归纳出当前堆叠封装的发展方向是:种类越来越多、市场越来越大、高度越来越薄、功能越来越多和应用越来越广等。     

单芯片封装与多芯片封装展望

综述了近几年国内、外在单芯片封装和多芯片封装方面的概况和发展趋势,提出了今后几年我们在封装领域技术研究的建议。     

中芯国际与新科金朋在华建厂提供封装和检测

纽约投资银行Jefferies&company Inc分析师克里斯蒂娜一奥斯曼纳日前称，上海的中芯国际集成电路制造有限公司(SMIC)为扩大服务种类，将与新加坡的新科金朋(STATS ChipPAC)建立合资公司，从事芯片的封装和检测经营。目前，芯片生产商越来越要求代工业者能够提供一条龙服务，将设计、IC制作、封装和检测等工作全部包揽。     

高密度封装进展之二——半导体封装技术的发展趋势

本文从超小型封装、超多端子封装、多芯片封装等几个方向介绍了半导体封装技术的发展趋势     

实现PC管理的高速总线崭露头角

Analog Devices与Intel合作开发了一种新型串行总线,它能有效地传递计算机系统的散热、电压管理和控制信息,以保证高性能台式机、工作站和服务器的性能与可靠性.两家公司合作开发并推出的SST(简单串行传输)总线可以更快、更精准地传递系统的温度与电压大小.     

芯片封装引线框架的应用及市场

集成电路IC半导体产业的制造流程被分为芯片制作前工序和芯片封装测试后工序两大生产系统。封装起到保护芯片、重新分布输入／输出I／O获得更易于装配处理的引脚节距．为芯片提供良好散热通路．便于测试和老化试验等极其重要作用。IC封装有许多种板结构尺寸、外形和引脚数量．以满足各类IC发展和系统的不同要求。IC封装两个主要基本结构类别为引线框架式封装和基式封装，前是一类十分重要而技术悠久的封装，采用引线框架的产品类型仍在半导体产业中占据主导地位。     

崭露头角的系统封装

文章概述了系统封装（SIP）的概念、特点和问题点。着重指出，系统封装（SIP）是由MCM和MCP深入发展和改革而发展起来的。系统封装（SIP）技术是电子产品的组装技术和走向微小型化的未来。     

HDI/BUM封装基板新技术

概述了DSOL技术的工艺、可靠性及在高密度封装基板上的应用。     

系统级封装技术综述

介绍了系统级封装SiP如何将多块集成电路芯片和其他的分立元件集成在同一个封装内,有效解决了传统封装面临的带宽、互连延迟、功耗和集成度方面的难题.同时将SiP与系统级芯片SoC相比较,指出各自的特点和发展趋势.     

电子元器件封装技术发展趋势

晶圆级封装、多芯片封装、系统封装和三维叠层封装是近几年来迅速发展的新型封装方式,在推动更高性能、更低功耗、更低成本和更小形状因子的产品上,先进封装技术发挥着至关重要的作用。晶圆级芯片尺寸封装(WCSP)应用范围在不断扩展,无源器件、分立器件、RF和存储器的比例不断提高。随着芯片尺寸和引脚数目的增加,板级可靠性成为一大挑战。系统封装(SIP)已经开始集成MEMS器件、逻辑电路和特定应用电路。使用TSV的三维封装技术可以为MEMS器件与其他芯片的叠层提供解决方案。     

系统级封装技术现状与发展趋势

目前应用的系统级封装SiP还只是制造商们简单制作的芯片组合体,而今后为了真正普及SiP,还有若干个残留课题,如芯片的测试、多个芯片组合时回路的控制等.叙述SiP技术的现状和将来的展望及课题.     

片间芯粒系统集成的DIR互联架构

为实现芯粒系统灵活集成与高效通信,提出一种面向不同芯粒系统集成的双独立环互联架构(Dual Independent Ring, DIR).通过可拼接的双独立弧形网络、协控模块等,组成无死锁的环状互联通道.利用具有自检功能的边界路由节点分配机制,灵活且均匀地分配不同芯粒系统内置的边界路由节点,避免转接板的反复设计与验证.采用硬件描述语言实现该互联架构,并对边界路由节点分配机制与互联架构进行测试.仿真和实验结果表明,路由节点分配机制能够在短时间内均匀分配任意数量的边界路由节点;在相同注入率下,相比网格互联架构与数据线缓冲区节点(Dataline-Buffer-Node,DBN)互联架构,DIR拥有更低的平均延迟;与网格互联架构相比,DIR的功耗减少近16%,资源占用降低近7倍.     

高密度封装进展之三——SiP与SoC

哪种方式更能提高LST的附加值?是SiP(system in a package)还是SoC(system on a chip)?LSI厂家正对此进行激烈争论。作为系统集成的选择方式,LSI厂家一直集中力量致力于SoC的开发。但是LSI厂家发现,仅靠SoC这一条路线已不能满足用户的要求。目前,对于各大LSI厂家来说,要不要转换其发展资源的投入方向,需要当机立断。     

微电子封装技术的新趋势

本文从应用的观点出发简要介绍了各种封装技术在新世纪中的发展趋势。论述了如CSP、BGA 及倒装芯片等先进封装技术在微电子工业中所发挥的重要作用。     

DRAM封装及模块技术趋势

封装形式对内存芯片的速度、容量、电气性能、散热效能、抗干扰、品质等产生明显影响本文评价了DRAM的产品类型、市场状况、封装趋势、内存模块动态,并展望了其发展前景