C波段CMOS射频前端电路设计与实现

设计了一款工作在C波段(4.2 GHz)的CMOS射频前端电路,电路包括低噪声放大器和Gilbert型有源双平衡混频器.其中低噪声放大器采用共源和共栅放大器方式,实现了单端输入到差分输出的变换;而混频器的输出端采用电感负载形式.电路采用SMIC 0.18μmRF工艺实现,测试结果表明,混频器的输出频率约为700 MHz,电路的功率增益为24 dB,单边带噪声指数为8 dB,在1.8 V工作电压下,电路总功耗为36 mW.     

433MHz ASK接收机射频前端电路设计

设计了一款应用在433MHz ASK接收机中的射频前端电路。在考虑了封装以及ESD保护电路的寄生效应的同时,从噪声、匹配、增益和线性度等方面详细讨论了低噪声放大器和下混频器的电路设计。采用0.18μm CMOS工艺,在1.8V的电源电压下射频前端电路消耗电流10.09 mA。主要的测试结果如下:低噪声放大器的噪声系数、增益、输入P1dB压缩点分别为1.35 dB、17.43 dB、-8.90dBm;下混频器的噪声系数、电压增益、输入P1dB压缩点分别为7.57dB、10.35dB、-4.83dBm。     

S波段低噪声放大器设计

首先分析了低噪声放大电路的稳定性,功率增益及噪声系数的影响因素及改进方法;然后设计了一个中心频率为2.45 GHz,工作带宽为100MHz的S波段低噪声放大器.仿真结果表明,该放大器的噪声系数小于1 dB,功率增益大于28 dB,增益平坦度小于1 dB,输入/输出驻波比小于2:1.通过传统的电路板制作工艺实际制作了放大器电路,测试结果和仿真结果较一致.     

应用于S波段AESA的射频收发前端设计

采用0．18μm Si RFCMOS工艺设计了应用于s波段AESA的高集成度射频收发前端芯片。系统由发射与接收前端组成,包括低噪声放大器、混频器、可变增益放大器、驱动放大器和带隙基准电路。后仿真结果表明,在3．3V电源电压下,发射前端工作电流为85mA,输出ldB压缩点为5．0dBm,射频输出在2～3．5GHz频带内电压增益为6．3～9．2dB,噪声系数小于14．5dB;接收前端工作电流为50mA,输入1dB压缩点为-5．6dBm,射频输入在2～3．5GHz频带内电压增益为12—14．5dB,噪声系数小于11dB;所有端口电压驻波比均小于1．8：芯片面积1．8×2．6mm0。     

0.18μm CMOS X波段接收机射频前端设计

本文给出了一个采用TSMC 0.18 m CMOS工艺应用于X波段SAR(合成孔径雷达)的单片接收机射频前端的设计。接收机前端由低噪声放大器和混频器组成,低噪声放大器工作在9 GHz~11GHz,混频器将10GHz的射频信号转换到2GHz中频,本振信号由片外提供。在X波段频率下,尽管CMOS 0.18μm工艺特征频率比较低,工作仍然实现了低噪声系数,提高了集成度。测试结果表明,本设计在300MHz的带宽上实现了20dB的转换增益,噪声系数达到2.7Db,输入1dB压缩点达到-19.2dBm,在1.8V的电源电压下前端消耗26.6mA电流,芯片面积为1.3×0.97mm2。     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器. 该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术. 正交混频器基于吉尔伯特单元. 电路采用TSMC 0.18μm RF CMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入1dB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB, 在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器.该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术.正交混频器基于吉尔伯特单元.电路采用TSMC 0.18μm RFCMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入ldB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB,在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

4·2GHz CMOS射频前端电路设计

设计并实现了一个工作在4.2 GHz的全集成CMOS射频前端电路,包括可实现单端输入到差分输出变换的低噪声放大器和电流注入型Gilbert有源双平衡混频器.电路采用SMIC 0.18 μm RF工艺.测试结果表明,在1.8 V电源电压下,电路的功率增益可达到26 dB,1 dB压缩点为-27 dBm,电路总功耗 (含Buffer) 为21 mA.     

无线接收机中低噪声放大器的设计与仿真

无线通信系统对接收机的性能提出了更高的要求。低噪声放大器能降低系统的噪声和提高接收机灵敏度,是接收系统的关键部件。设计的LNA应用于接收机前端,工作频率为2.575GHz～2.625GHz,噪声系数小于0.9dB,带内增益大于16dB,输入输出电压驻波比小于1.5。结合相关设计理论,利用集成芯片MGA632P8,完成了电路设计并通过ADS2008对MGA632P8的S2P模型进行了仿真和优化。结果表明:采用此方案设计的LNA增益约为16.5dB,噪声系数约为0.7dB,输入输出驻波比约为1.5,性能稳定,输入、输出匹配良好,符合接收机对LNA指标的要求。     

X 波段雷达接收机中低噪声放大器的研究

现代雷达系统结构对接收机的性能提出了更高的要求.低噪声放大器能降低系统的噪声和提高接收机灵敏度,是接收系统的重要组成部分.本文设计的低噪声放大器应用于接收机的前端,利用集成芯片 ATF36163完成了电路的设计并且通过研究 RF 电路中的参数灵敏度对该低噪声放大器进行了灵敏度分析.结果表明:经过参数灵敏度分析的低噪声放大器不仅符合接收机对 LNA 的指标要求,还能使性能更加稳定     

433MHz ASK接收机中低噪声放大器的设计

采用UMC 0.18 μm 标准CMOS工艺设计了一款433 MHz ASK接收机中的LNA电路,采用差分带源极负反馈的共源共栅结构,实现单输入双输出,与混频器级联时,避免了使用外接平衡转换器.测试结果表明,该放大器的噪声系数为1.65 dB,增益则达到了18.2 dB,因此将很大程度上提高了整个接收机的噪声性能.同时输入输出匹配分别达到了-28 dB和-24 dB,IIP3也达到了-9.8 dBm,在1.8 V 的电源电压下,功耗为6.5 mW.芯片的尺寸为0.6 mm×0.9 mm.     

S波段低噪声放大器的分析与设计

介绍了S波段低噪声放大器（LNA）的设计原理和流程。对影响电路稳定性和噪声性能的、易被忽视的因素进行了详细分析。文中重点分析实际电路可能产生的非连续性、寄生参数效应等因素对电路各个性能指标的影响，并针对这些因素进行了软件仿真计算，最后给出了放大器的仿真结果和最终的微带电路。放大器设计为两极结构，采用GaAsFET器件和双电源电路设计形式，达到了预定的技术指标，工作带宽2．0～4．0GHz，增益G〉22dB，噪声系数NF〈0．7dB。     

全波段毫米波低噪声放大器

SPACEKLABS研制成这种最新的低噪声放大器在毫米波段 ,33～ 5 0GHz(WR - 2 2 )和 4 0～ 6 0GHz(WR - 19)能够提供全波段的性能。在此频段风 ,典型增益为 18～ 2 0dB ,最小噪声系数为 3dB。在 +8～ +11VDC时 ,DC为 5 0mA。全波段毫米波低噪声放大器@一凡     

用于LTE频段的低噪声放大器的仿真与设计

采用场效应晶体管ATF541M4设计了一个工作于LTE第38频段（2570MHz-2620MHz）的低噪声放大器。首先介绍设计低噪声放大器的理论基础,其次在ADS中进行仿真,最后将仿真结果与实测结果进行对比,得出结论。实测结果表明,该低噪声放大器在指定频率范围内噪声系数小于ldB,增益大于13dB,带内波动小于±0．25dB。     

一种低噪声高线性度射频前端电路设计

介绍了超高频接收系统射频前端电路的芯片设计。从噪声匹配、线性度、阻抗匹配以及增益等方面详细讨论了集成低噪声放大器和下变频混频器的设计。电路采用硅基0.8μm B iCM O S工艺实现,经过测试,射频前端的增益约为18 dB,双边带噪声系数2.5 dB,IIP 3为+5 dBm,5 V工作电压下的消耗电流仅为3.4 mA。     

X波段低噪声放大器设计

针对目前X波段低噪声放大器的电路拓扑结构不易选择,故提出了一种采用微带分支线匹配结构和三级级联方式的X波段低噪声放大器(LNA)。放大器选用NEC低噪声放大管NE3210S01,利用ADS(Advanced Design System)软件设计、仿真、优化,放大器实测结果表明:在9.2 GHz～9.6 GHz频带内,噪声系数小于1.7 dB,带内增益达到33.5 dB,带内增益平坦度ΔG≤±0.3 dB,输入、输出驻波比均小于1.5。该放大器已应用于X波段接收机,效果良好,其设计方法可供工程应用参考。     

应用于GSM/EDGE零中频接收机的CMOS射频前端

介绍了一个零中频接收机CMOS射频前端,适用于双带(900MHz/1800 MHz)GSM/EDGE;E系统.射频前端由两个独立的低噪声放大器和正交混频器组成,并且为了降低闪烁噪声采用了电流模式无源混频器.该电路采用0.13 μm CMOS工艺流片,芯片面积为0.9 mm×1.0 mm.芯片测试结果表明:射频前端在90...     

L波段低噪声放大器的设计

本文首先介绍了低噪声放大器的设计方法以及采用源极串联负反馈提高晶体管稳定性的原理,然后使用该方法设计了一个L波段低噪声放大器。仿真结果表明该放大器的噪声系数小于1dB,增益大于30dB。     

GPS接收机低噪声放大器设计

选用噪声系数较低的Agilent E-PHEMT ATF-54143晶体管,采用集总元件网络匹配方法,设计实现了一种GPS接收机前端低噪声放大器。通过运用Agilent公司的微波软件ADS进行设计、仿真和优化,在PTFE基板上制作实现了该放大器。实测结果显示,在1 520～1 600 MHz工作频带内,噪声系数<05 dB,小信号增益>16 dB,输入驻波比<2,输出驻波比<15。     

射频接收机整机噪声与增益可预测性设计

针对射频前端接收机,提出了一种可预测整机增益和噪声系数的设计方法。给出了完整设计流程,并用MATLAB实现。相对于传统作法,设计过程得到了大大简化。最后应用该方法给出了一个Ku波段射频前端接收机完整设计实例,证明了其可行性。