基于CORDIC算法的数字下变频

采用CORDIC算法设计实现数字下变频（DDC）。该设计方法克服了传统的数控振荡器（NCO）查找表（LUT）大的缺点,且该算法模块同时实现数控振荡器和混频器的功能,省去了2个硬件乘法器。这种方法能够有效地提高信号处理效率,减小硬件实现的代价,通过仿真证明了该方法的有效性和高效性。最终实现的下变频模块可以工作在200MHz的系统时钟之下,占用FPGA资源约9％。     

CORDIC算法在数字下变频中的应用

提出了一种基于CORDIC(coordinate rotation digital compute,坐标旋转数值计算)算法的数控振荡器NCO的设计方法.该方法克服了传统数字下变频器查询表大的缺点,减小了硬件设计的代价,而且该算法使数控本振和数字混频两个功能合在一起完成,省去了两个乘法器.最后通过仿真证明了其有效性.     

基于流水线CORDIC算法的数字下变频实现

数字下变频的FPGA实现通常都是基于查表的方法，为了达到高精度要求，常常需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法的数字下变频实现方案，可有效地节省FPGA的硬件资源，提高运算速度。文章最后给出了该方案的精度分析和实验的仿真结果。     

基于CORDIC算法的数字下变频器设计

数字下变频技术的基本功能是将宽带高速数据流信号转变成窄带低速数据流信号,以便DSP实时处理。研究了基于协调旋转数字式计算机(CORDIC)算法的数字下变频设计,这种方法能有效提高信号处理效率,减小硬件设计的代价,并且通过仿真证明该方法的高效性。     

采用CORDIC算法的数控振荡器设计

基于CORDIC（坐标旋转数字计算）算法的NCO（数控振荡器）设计方法克服了传统数字下变频器查询表大的缺点,摆脱了用查表法产生离散正弦信号需要占用大量ROM资源的弊端,提高了资源的利用率,减小了硬件设计的代价。该算法使数控本振和数字混频两个功能合在一起完成,省去了2个乘法器,利用CORDIC算法CORDIC旋转的移位一相加流水结构,实现了数字下变频器的设计,其有效性通过仿真得到验证。     

数字下变频中基于CORDIC算法的NCO设计

在数字下变频中传统数字控制振荡器(Numerically Controlled Oscillator,NCO)模块都是基于查找表结构的,该结构在FPGA内部实现需要占用大量ROM资源,针对这一问题,提出采用坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)算法进行NCO设计,相比传统的NCO设计,该方法具有输出信号频谱纯度高、能够直接混频而不需要乘法器等优点。设计中采用变象限映射方法解决CORDIC算法无法全周期覆盖的问题,采用流水线技术解决串行迭代带来难以实时输出的问题。经过Modelsim仿真分析,实际输出值与理论值之间的相对误差在10-4~10-5数量级范围内,满足数字下变频中NCO的性能需要。     

基于CORDIC算法的数字下变频器

提出一种基CORDIC算法的数字下变频实现方法。首先介绍了CORDIC算法的基本原理，然后讨论了数字下变频中本地数字压控振荡器的CORDIC算法实现。由于采用算法到结构的映射思想，使得该算法能成功地用FPGA来实现，并得到了实践验证。     

基于CORDIC算法的数控振荡器的FPGA设计

数控振荡器在数字信号处理中有着广泛的应用。本文研究并实现了基于CORDIC算法的流水线型数控振荡器。仿真和验证结果表明,该方法较之查找表法精度高,且结构简单、耗费资源少,非常易于FPGA实现。     

DVB-T系统接收机中数字下变频器的研究与设计

介绍了DVB-T系统接收机结构,在其基础上,详细讨论了DVB-T系统接收端的数字下变频部分的研究与设计,并对其进行仿真和验证,最终应用于实践.     

基于国产FPGA的数字下变频仿真设计

文章首先讲述了数字下变频的核心原理,然后利用矩阵实验室(Matrix Laboratory,MATLAB)对数字下变频理论进行了规范的仿真,阐述了一款仿XILINX公司的国产FPGA芯片实现数字下变频的设计流程,最后利用verilog语言编程实现数字下变频功能,并进行了验证。     

基于MVR CORDIC算法的DDC设计与实现

介绍了基干FPGA的数控振荡器(NCO)的实现方案,基于FPGA的FIR滤波器的实现方案,MVR CORDIC算法的基本原理;给出了基于MVR CORDIC算法的DDC设计,给出了基于FPGA的DDC仿真结果并对其性能进行了分析,结果表明DDC能够高速实时稳定可靠的工作,已应用于S波段遥测中频数字化接收机系统中.     

基于CORDIC算法的NCO实现

NCO在信号处理方面有着广泛的应用。而函数发生器是NCO中的关键部分,本文基于FPGA用状态机和流水线方法实现了CORDIC算法,并取代了传统的ROM查找表法。最后通过Quartus II软件给出仿真结果,验证了理论的正确性。     

基于CORDIC算法的NCO设计

该文介绍了坐标旋转数字计算方法(Coordinate Rotation Digital Computer,CORDIC)的基本原理及其典型应用,并指出传统CORDIC算法在应用方面的不足;在此基础上,针对数字控制振荡器(numerical controlled oseillator,NCO)的设计,对其进行了改进,解决...     

FPGA implementation of high-performance,resource-efficient Radix-16 CORDIC rotator based FFT algorithm

The fast Fourier transform (FFT) is an algorithm widely used to compute the discrete Fourier transform (DFT) in real-time digital signal processing. High-performance with fewer resources is highly desirable for any real-time application. Our proposed work presents the implementation of the radix-2 decimation-in-frequency (R2DIF) FFT algorithm based on the modified feed-forward double-path delay commutator (DDC) architecture on FPGA device. Need for a complex multiplier to carry out the multiplication of complex twiddle factors and large memory to store the twiddle factors are the main concerns for FFT implementation. Propose work aims to address these issues. In this work, a high-performance radix-16 COordinate Rotational DIgital Computer (CORDIC) algorithm based rotator is proposed to carry out the complex twiddle factor multiplication. Further, CORDIC needs only rotational angles to carry out complex multiplication, which reduces the need for large memory to store the twiddle factors. To compute the total rotation for n-bit precision, our proposed radix-16 CORDIC algorithm takes n/4 iteration as compared to n iteration of the radix-2 CORDIC algorithm. Our proposed architecture of the radix-2 decimation-in-frequency (R2DIF) algorithm is implemented on a Virtex−7 series FPGA. Further, the detailed comparison is presented between our proposed FFT implementation and other recently proposed FFT implementations. Experimental results suggest that proposed implementation has less latency and hardware utilization as compared to recently proposed implementations.     

基于CORDIC算法通用数字调制器的FPGA设计

通信系统的振幅键控(ASK)、移频键控(FSK)和移相键控(PSK)是数字调制的3种基本信号形式。而数字调制器载波的产生通常都是基于查找表的方法,为了达到高精度要求,需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法通用数字调制器的FPGA实现方案,可以有效地节省FPGA的硬件资源,提高运算的速度。文章最后给出了该方案的硬件测试结果,验证了设计的正确性。而且整个系统便于编程、修改以及升级改进。     

基于CORDIC算法的流水型DDS设计与研究

在分析CORDIC算法原理基础上,提出了一种基于CORDIC算法的流水型DDS结构,用以取代传统的ROM查找表法。同时对输入角度进行预处理,对迭代结果进行后处理,实现了整个周期的三角函数计算。设计采用verilog语言描述,在QuartusⅡ9．0下编译综合,以及Modelsim-altera6．4进行了仿真。结果表明,该算法比传统算法具有计算角度范围大、高速度和低资源的优势。     

基于FPGA的CORDIC算法实现

针对传统CORDIC算法延时大,消耗资源多的缺点,在平行CORDIC算法的基础上提出了一种优化的平行算法,利用二进制转两极算法和微旋转角度编码对低部和高部的旋转方向进行预测,并在高部旋转中利用正反旋转抵消的策略来进一步减少旋转次数,提高运算速度。采用FPGA对提出的算法进行了硬件设计和验证,结果表明,计算迭代次数少,资源消耗少,精度较传统算法来说都有了明显改善。     

CORDIC算法硬件电路实现及改进

文章提出了一种新的基于CORDIC算法的硬件电路实现方法。首先介绍CORDIC算法及其原理,然后介绍了CORDIC算法的16级流水线结构硬件电路实现,最后介绍了一种新的改进型实现方法,可以有效在兼顾16级流水线结构的高实时性优点的同时,解决CORDIC算法本身对角度范围的限制问题,同时在某种意义上也降低了电路的复杂度。