0.13 μm CMOS Stacked-FET两级功率放大器设计北大核心CSCD

基于TSMC 0.13μm CMOS工艺设计了一款适用于无线传感网络、工作频率为300~400 MHz的两级功率放大器。功率放大器驱动级采用共源共栅结构,输出级采用了3-stack FET结构,采用线性化技术改进传统偏置电路,提高了功率放大器线性度。电源电压为3.6 V,芯片面积为0.31 mm×0.35 mm。利用Cadence Spectre RF软件工具对所设计的功率放大器电路进行仿真,结果表明,工作频率为350 MHz时,功率放大器的饱和输出功率为24.2 d Bm,最大功率附加效率为52.5%,小信号增益达到38.15 d B。在300~400 MHz频带内功率放大器的饱和输出功率大于23.9 d Bm,1 d B压缩点输出功率大于22.9 d Bm,最大功率附加效率大于47%,小信号增益大于37 d B,增益平坦度小于±0.7 d B。     

一种915 MHz 0.18 μm CMOS增益可变的功率放大器

针对射频前端发射距离的不确定性,设计了一款基于0.18 μm CMOS工艺的增益可变功率放大器。该功率放大器的中心工作频率为915 MHz,工作在AB类,采用两级单端共源共栅结构。输入级采用类似开关功能的栅压,控制3个并联的共源共栅结构输出管的导通,得到增益和输出功率可变的功率放大器。仿真结果表明,在输入级1.8 V和输出级3.3 V的电源电压下,该功率放大器功率增益范围为9~25.8 dB,1 dB压缩点处的最大输出功率为21.47 dBm,最大功率附加效率为29.6%。该放大器的版图面积为(1.4×1.2) mm²。     

一种高效率2.4 GHz CMOS E类功率放大器

基于IBM SOI 0.18 μm CMOS工艺,设计了一种高功率附加效率(PAE)的E类功率放大器,由驱动级和输出级两级构成。驱动级采用E类结构,使输出级能更好地实现开与关。输出级采用电感谐振寄生电容,提高了效率。输出级的共栅管采用自偏置的方式,防止晶体管被击穿。两级之间使用了改善输出级电压和电流交叠的网络。仿真结果表明,在2.8 V电源电压下,工作频率为2.4 GHz时,功率放大器的输出功率为23.17 dBm,PAE为57.7%。     

基于0.18μm SiGe BiCMOS工艺的高线性射频功率放大器

采用0.18 μm SiGe BiCMOS工艺,设计应用于无线局域网(WLAN )802.11b/g 2.4 GHz 频段的Class AB 射频功率放大器.该放大器采用两级放大结构,具有带温度补偿的线性化偏置电路.仿真结果显示:电路的输入匹配S11小于-13 dB,输出匹配S22小于-20 dB,功率增益达27.3 dB,输出1 dB压缩点为23 dBm, 最大功率附加效率(PAE)为21.3%;实现了匹配电路、放大电路和偏置电路的片上全集成,芯片面积为1 148 μm×1 140 μm.     

0.18μm CMOS工艺5 GHz WLAN功率放大器设计

介绍采用TSMC公司的0.18μm CMOS工艺应用于5 GHzWLAN(无线局域网)发射集中的功率放大器的设计方法,并给出了仿真结果。电路采用A类三级放大结构,在3.3 V工作电压下,增益为23.7 dB,1 dB压缩点输出功率21.8 dBm,最大功率附加效率15%,可望用于WLAN 802.11a标准的系统中。     

一种0.13 μm CMOS K波段宽带功率放大器

基于0.13 μm CMOS工艺,采用多频点叠加的方式,设计了一种K波段宽带功率放大器。输入级采用晶体管源极感性退化方式,实现了宽带输入匹配。驱动级采用自偏置共源共栅放大器,为电路提供了较高的增益。输出级采用共源极放大器,保证电路具有较高的输出功率。后仿真结果表明,在26 GHz处,该功率放大器的增益为22 dB,－3 dB带宽覆盖范围为22.5~30.5 GHz,输出功率1 dB压缩点为8.51 dBm,饱和输出功率为11.6 dBm,峰值附加功率效率为18.7%。     

一种0.15 μm GaAs pHEMT高效率功率放大器

基于0.15 μm GaAs(D-Mode)pHEMT工艺,采用多级级联的方式,设计了一种中心频率为2.4 GHz的高效率功率放大器。采用两级级联放大结构,驱动级采用共源结构,提高了输出功率和线性度。功率级采用自偏置技术共源共栅结构,增益和效率得到提升。工作模式分别为A类和AB类。版图面积为1.45 mm²。仿真结果表明,在驱动级电路工作于5 V、功率级电路工作于10 V、频率为2.4 GHz的条件下,1 dB压缩点功率为31.99 dBm,最大输出功率为32.01 dBm,小信号增益为30.51 dB,功率附加效率为40.74%。输入功率为1.48 dBm时,在1.94~2.82 GHz频带内,输出功率为30.29~32.07 dBm,功率附加效率为30%~41.9%,小信号增益峰值为31.97 dB,3 dB带宽为880 MHz。     

一种基于0.18 μm CMOS工艺的高响应度

设计了一种基于0.18 μm CMOS工艺的高响应度雪崩光电二极管(APD)。该APD采用标准0.18μm CMOS工艺,设计了两个P+/N阱型pn节,形成两个雪崩区以产生雪崩倍增电流。雪崩区两侧使用STI(浅沟道隔离)结构形成保护环,有效地抑制了APD的边缘击穿;并且新增加一个深N阱结构,使载流子在扩散到衬底之前被大量吸收,屏蔽了衬底吸收载流子产生的噪声,用以提高器件的响应度。通过理论分析,确定本文所设计的CMOS-APD器件光窗口面积为10 μm×10 μm,并得到了器件其他的结构和工艺参数。仿真结果表明:APD工作在480 nm波长的光照时,量子效率达到最高90%以上。在加反向偏压-15 V时,雪崩增益为72,此时响应度可达到2.96 A/W,3 dB带宽为4.8 GHz。     

基于0.18 μm CMOS工艺的超高速比较器

给出了基于TSMC 0．18μm CMOS工艺的1．8V超高速比较器的设计方案；对比较器速度和失调进行综合，设计了一个1GHz超高速低失调比较器；通过Monte Carlo仿真，验证该比较器的失调电压分布范围为-4．5～4．5mV，并进行了版图设计。该比较器应用于低电压A／D转换器设计中，可达到6位以上的精度。     

0.18 μm CMOS射频低噪声放大器设计

基于TSMC 0.18μm RFCMOS工艺,设计了一种工作于2.4 GHz频段的低噪声放大器。电路采用Cascode结构,为整个电路提供较高的增益,然后进行了阻抗匹配和噪声系数的性能分析,最后利用ADS2009对其进行了模拟优化。最后仿真结果显示。该放大器的正向功率增益为14 d B,噪声系数小于2 d B,1 d B压缩点为-13 d Bm,功耗为7.8 m W,具有良好的综合性能指标。     

MOSFET寄生电容对E类功率放大器影响的研究

针对Class-E功率放大器传输效率受MOSFET寄生电容的影响,提出了一种提高传输效率的方法。通过调节RLC回路中串联谐振电容的数值,提高旁路电容的数值,调节负载回路,使其超过MOSFET自身的输出寄生电容,以达到提高输出效率的目的。计算及仿真结果表明该方法在13.56 MHz下,可以将Class-E的旁路电容的值提高到120～160 pF,大大超过了IRF510的102.98 pF的寄生输出电容。最后,通过MSO3012混合信号示波器测量电路的传输效率,并对解决方案评估和改进,将Class-E的能量传输效率从改进前的37.1%提高到改进后的54.4%。据此,实现了Class-E在神经假体中数据与能量传输的应用。     

基于GaN HEMT的高线性星载Doherty功率放大器设计北大核心CSCD

在射频通信链路中,功率放大器决定了发射通道的线性、效率等关键指标。卫星通信由于是电池供电,对功率放大器的工作效率要求比较高。文章基于GaN HEMT晶体管采用对称设计完成了一款高效率的Doherty功率放大器。测试结果表明:该Doherty功放的功率增益大于29 dB;1 dB压缩点功率(P_(1 dB))大于35 dBm;在35 dBm输出时,其功率附加效率(PAE)大于47.5%,三阶交调失真(IMD3)大于35 dBc;在功率回退3 dB时,其PAE大于37%,IMD3大于32 dBc。     

一种基于0.18 μm CMOS工艺的电荷泵锁相环

基于SMIC 0.18 μm CMOS工艺,设计了一种锁定频率范围为36~96 MHz的电荷泵锁相环。通过压控振荡器控制电压Vtune的反馈对输出电流进行动态调整,降低了电荷泵充放电流失配和漏电电流,减小了输出时钟的参考杂散。采用电压缓冲器作为VCO控制电压的输入,隔离了电荷泵开关切换产生的高频噪声,改善了输出信号的频谱纯度。测试结果表明,该锁相环的工作电流为170 μA,工作电压最低为1.5 V,芯片面积为0.04 mm²,适用于低功耗、低成本应用领域。     

基于GaN HEMT的S波段内匹配功率放大器设计北大核心CSCD

采用内匹配技术和平面功率合成相结合的设计方法,设计并实现了一款S波段功率放大器。在设计过程中,先通过预匹配电路将功率芯片的阻抗适当提高,进而利用Wilkinson功分器进行功率合成。该放大器基于中国电子科技集团公司第十三研究所自主研制的GaN HEMT管芯芯片。通过优化设计该放大器在25%的相对带宽、漏源电压28 V、脉宽8 ms和占空比50%的工作条件下,实现了输出峰值功率P out大于70 W,功率附加效率ηPAE大于54%,充分显示了GaN功率器件宽带、高效和高功率的工作性能,具有广阔的工程应用前景。     

2.4GHz CMOS高线性功率放大器

采用A类与B类并联的结构,设计了一种2.4GHz高线性功率放大器.输入信号较小时,A类放大器起主要作用;随着输入信号的增大,B类放大器起的作用越来越明显,来补偿A类的压缩,由此显著提高了放大器的线性度.电路主体为共栅管采用自偏置方法的共源共栅结构,提升了功放大信号工作时的可靠性.电路采用中芯国际0.13 μmCMOS工...     

高保真音频功率放大器的综合设计

音频功率放大器是一种应用广泛、实用性强的电子音响设备,它主要应用于对弱音频信号的放大、音频信号的传输增强,与拾音器、播放器、音频转换器等配接使用,其品质的优劣影响到音频传输效果的好坏.本设计较严谨地处理各个环节的技术衔接和设计,能较好的达到音频传输的效果,利用分立元件和集成元件设计电路有其使用价值和研究价值.     

一种基于0.13 μm SiGe工艺的77 GHz功率放大器

提出了一种采用0.13 μm SiGe工艺制作的77 GHz功率放大器。该放大器采用两路合成结构提高输出功率,采用两级差分放大结构提高增益。功率级选择Cascode结构,提升功率级输出阻抗,便于匹配。驱动级选择共射极加中和电容的结构,便于提升增益。在输入端,通过两路耦合线巴伦结构进行功率分配,得到两对差分信号,经过两路放大之后再通过两路耦合线巴伦结构进行功率合成,最后输出信号,级间匹配采用变压器匹配。该功率放大器采用ADS软件仿真。结果表明,在77 GHz的工作频点处,小信号增益为19.6 dB,峰值功率附加效率为11%,饱和输出功率为18.5 dBm。     

基于0.18 μm CMOS工艺的电流型模拟运算电路

提出了一种新的低电压低功耗CMOS电流型模拟多功能运算电路,该电路能够运行乘法器、求平方器、除法器以及不同类型的可控增益放大器。该设计基于跨导线性原则,使用场效晶体管(MOSFET)且运行在亚阈值区,其由6个相匹配的晶体管组成,并形成两个重叠的跨导线性回路,电路设计采用0.18μm CMOS技术,使用±0.6 V低压直流电源供电。通过Tanner TSpice软件进行了仿真验证,仿真结果表明,当将其配置为一个放大器时,-3 d B频率约为1.5 MHz,线性误差为0.63%,总谐波失真为0.08%,最大功耗为1.16μW。     

5 GHz 0.18 μm CMOS工艺正交输出VCO

文章采用全开关状态的延时单元和双延时路径两种电路技术设计了一种高工作频率、低相位噪声的环形振荡器.环路级数采用偶数级来获得两路相位相差90 ℃的正交输出时钟.采用TSMC 0.18 μm CMOS工艺进行流片,电压控制振荡器(VCO)的频率范围为4.9～5.5 GHz,模拟的相位噪声为-119.3 dBc/Hz@5 M,采用1.8 V电源电压,核芯电路的功耗为30 mW, 振荡器核芯面积为60 μm×60 μm.     

射频功率放大器互连可靠性的神经网络建模研究北大核心CSCD

以一个GaAs单片微波集成电路功率放大器为例进行了三维互连可靠性建模与分析,提出将人工神经网络技术与传统的有限元分析方法相结合来实现电路互连可靠性的快速预测,有效地克服了有限元分析耗时耗资源的缺点。通过训练从ANSYS得到的可靠性数据,人工神经网络技术可以快速构建该模型的输入输出关系,进一步分析建模得到的互连可靠性数据库,进而得到该功率放大器可靠性最佳的晶体管尺寸和工作条件,这为集成电路的互连可靠性设计和分析提供了重要指导。