用DSP Builder设计基于PLD的数字信号处理器

不断发展的DSP技术迅速地拓宽扩展到了各应用领域,但传统的DSP处理器由于以顺序方式工作而数据处理速度较低,且在功能重构及应用目标的修改方面缺乏灵活性。本文介绍一种崭新的基于Matlab与QuartusⅡ的DSP处理器的设计软件DSP Builder,详细介绍了其设计流程与优点,并以DDS直接数字合成器的实现为例说明用该软件来设计DSP处理器的方法以及与Matlab、QuartusI之间的关系。     

基于DSP Builder的DDS设计及其FPGA实现

直接数字合成器(DDS)具有较高的频率分辨率,可以实现频率快速切换,并且在频率改变时能保持相位的连续,很容易实现频率、相位和幅度的数字调制。从DDS的原理出发,介绍了一种基于DSP Builder查找表结构的DDS设计,并通过QuartusⅡ完成对FPGA器件的配置下载过程。可编程逻辑器件具有器件规模大、工作速度快及可编程的硬件特点,非常适合用来实现DDS。     

基于DSP Builder的DDS信号源设计

在DDS原理的基础上详细阐述了应用Altera公司推出的DSP Builder和QuartusⅡ软件,采用FPGA实现产生正弦波、三角波和方波的多波形信号源的设计,经验证此设计可行、有效。     

谈谈数字信号处理器DSP

自1982年美国德州仪器公司(TI)向市场推出第一代数字信号处理器DSP(Digital Signal Processor)芯片以来的16年中,专门处理以运算为主、不允许迟延实时信息的DSP获得了超常规的高速发展,性能指标不断提高,应用范围不断拓宽。 简单地说,DSP就是处理器或微型计算机,其设计要素包括数值处理、存储器控制、指令集、并行性和数据寻址,这些要素的组合设计赋予DSP特有的功能。为满足高速数值处理的需要,DSP的硬件、软件和指令集还     

采用FPGA消除数字信号处理器瓶颈

现在FPGA已经成为多种数字信号处理(DSP)应用的强有力解决方案；由于可编程方案的灵活性．DSP系统设计可以适应日益变化的标准、协议和性能需求。在多信道处理基础结构应用中最典型的例子是无线基站，FPGA相对于多个高端DSP处理器。具有集成优势和更低的系统成本。Altela公司的可编程方案，如高效能FPGA器件、IP核和嵌入处理器．已成     

数字信号处理器（DSP）及其应用

根据单片ＤＳＰ的结构和发展特点，概述了通用型ＤＳＰ与专用型ＤＳＰ的功能特征及其在雷达中的应用。     

基于DSP Builder的FIR滤波器的设计与实现

现场可编程门阵列(FPGA)器件以其灵活的可配置特性,可以很好地解决并行性和速度问题而广泛应用于数字信号领域,但使用VHDL或VerilogHDL语言进行设计的难度较大.提出了一种采用DSP Builder实现有限冲激响应滤波器的设计方案,并以一个16阶低通FIR数字滤波器的实现为例,设计并完成软硬件仿真与验证.结果表明,该方法简单易行,能满足设计要求.     

24位DVD数字信号处理器DSP56011

ＤＳＰ５６０１１是Ｍｏｔｏｒｏｌａ为数字通用视盘（ＤＶＤ）、高清晰度电视（ＨＤＴＶ）和高级机顶盒音频解码技术开发的高性能可编程数字信号处理器（ＤＳＰ）。其框图如附图所示。限于篇幅，以下仅对确保ＤＳＰ正确工作的主要条件之一的电学设计考虑作一介绍。·提供...     

浅析数字信号处理器（DSP）的发展

本文主要阐述了数字信号处理器ＤＳＰ从问世以来，各发展阶段每代产品所使用的工艺技术、市场规模、应用前景等。文章中着重介绍了通用性、特殊用途、用户定制ＤＳＰ器件的性能、特点，技术参数，以及国外生产ＤＳＰ产品的公司和ＤＳＰ在国内的现状及今后的发展趋势。     

基于DSP Builder的14阶FIR滤波器的设计

数字滤波器在数字信号处理的各种应用中有着广泛的应用。数字滤波器既可以是有限长单脉冲响应(FIR)滤波器也可以是无限长单脉冲响应(IIR)滤波器。通过两者特点的比较,按照Matlab/Simulink/DSP Builder/QuartusⅡ的流程,设计了一个14阶的FIR滤波器,并进行了相关仿真,提出了一种在实际硬件中测试的方法,从而验证了采用DSP Builder实现滤波器设计的硬件化的独特优势。     

一种基于FPGA的雷达数字信号处理机设计与实现

结合具体的雷达导引头型号项目,从数字信号处理机的原理出发,根据项目的要求提出了一种基于DBF技术的某型导引头信号处理机设计方案,方案以Xilinx公司Virtex4SX55FPGA作为数字信号处理的核心器件,实现对6阵元阵列天线接收的回波信号进行实时采集和处理。对系统硬件和软件总体设计及基频信号产生模块、回波信号采集模块、控制信号产生模块和时钟电路模块的具体设计进行了详细介绍。最后在暗室环境对系统进行了测试,测试结果表明系统达到了设计要求。     

RNS-enabled digital signal processor design

Residue number system (RNS) is explored for implementation of fast digital signal processors with the design of an RNS-based SIMD RISC processor. Simulations conducted on programmable logic show a sustained advantage over commercial chips for a representative set of applications, while prospective results on VLSI technology are also promising     

基于FPGA的多路数字信号检测电路实验研究

阐述了一种基于FPGA的数字相位检测电路的设计方案.电路还具数字频率测量功能,由于在频率测量电路中采用了量程自动转换功能,因此具有测量范围大、精度高、稳定性好等优点,实用性较强.     

一种基于DSP的人工耳蜗语音处理器设计

传统的人工耳蜗语音处理器采用ASIC设计,投入成本高,可移植性差,设计了一种基于TMS320VC5509A的人工耳蜗语音处理器。该处理器采用双麦克风接受语音信号,实现了语音信号的自适应噪声消除和CIS(Continuous Interleaved Sampling)方案。同一段语音由DSP采样处理得到的刺激脉冲与MATLAB采样处理的结果基本相同。实验结果表明,基于DSP的人工耳蜗语音处理器能实现语音信号中噪声的消除并得到良好的刺激脉冲。     

基于DSP Builder的脑电信号小波处理

针对脑电信号非平稳性特点,利用小波变换对采集到的脑电信号进行滤波处理。然而小波变换巨大的计算量限制其在高速实时信号处理领域的应用,FPGA器件兼具并／串行工作方式,具有较高的并行计算能力,在现场数字信号处理领域具有较强的实时性。提出基于FPGA的小波变换系统设计方法,首先利用DB2小波对脑电信号按Mallat算法进行分解,然后采用小波重构算法去噪。试验结果表明,运用小波分解重构算法,可以对脑电信号进行实时滤波。     

基于DSP Builder的脑电信号小波处理

针对脑电信号非平稳性特点,利用小波变换对采集到的脑电信号进行滤波处理.然而小波变换巨大的计算量限制其在高速实时信号处理领域的应用,FPGA器件兼具并/串行工作方式,具有较高的并行计算能力,在现场数字信号处理领域具有较强的实时性.提出基于FPGA的小波变换系统设计方法,首先利用DB2小波对脑电信号按Mallat算法进行分解,然后采用小波重构算法去噪.试验结果表明,运用小波分解重构算法,可以对脑电信号进行实时滤波.     

DSP56200: An algorithm-specific digital signal processor peripheral

Performing finite sums of products is the foundation of digital signal processing (DSP). This paper describes the architecture and two applications of the DSP56200, an algorithm-specific, as opposed to application-specific, digital signal processor peripheral. The DSP56200 implements the finite sum of products and the least mean square (LMS) coefficient update algorithms. Echo cancellation and polyphase sample rate conversion filters are the applications discussed. The requirements of voice-echo cancelers are contrasted with those of data-echo cancelers. Both polyphase interpolators and decimators are described.     

一种基于FPGA+DSP的处理机硬件架构

为了解决在实时处理中多数合成孔径雷达(SAR)算法存在的运算量大、耗时长等问题,提出基于多核数字信号处理器(DSP)以及串行高速互联接口(SRIO)的一种新硬件解决方法。主要讨论了现场可编程门阵列(FPGA)+DSP架构下采用多核DSP和SRIO实现SAR算法的主要流程,并在多核DSP中使用流水线技术优化快速傅里叶变换(FFT)算法。通过使用多核DSP和流水线技术以及SRIO技术,使数据运算、传输速率更快,达到缩短运算时间的目的。     

基于数字信号处理器DSP的SPM研究

本文以TI公司的TMS320C54xDSP为核心，介绍了DSP-SPM全数字化系统。文章首先指出目前国产扫描探针显微镜存在智能化及集成度不高、PID参数调节不方便、成本高等不足。进而引入数字信号处理器(Digital Signal Processor DSP)，介绍了TMS320C54x DSP的特点及其开发工具；然后给出了DSP-SPM系统的框图及DSP算法；文章最后还简单介绍了利用’54X的HPI(Host Port Interface)与PC机并口通讯的情况。     

基于DSP-FPGA的通用数字信号处理模块的设计

充分利用现代大规模集成电路和雷达数字信号处理技术,结合FPGA和DSP芯片的特点,详细介绍了运用多个DSP和FPGA来构成通用数字信号处理模块的一种设计方法。运用该模块构建的机载雷达信号处理系统具有架构灵活、可编程性好、可扩展性强及可靠性高等特点。