基于FPGA的IDEA加解密算法的研究和实现

加密技术是数据保密通信的关键技术。研究加密算法、保障数据安全具有重要的现实意义。IDEA算法是一个好的加解密算法。本文用FPGA设计并实现了IDEA算法的加解密器。对于算法实现的关键运算模块,通过对几个经典运算算法的比较验证,选择合适的算法进行优化设计。利用状态机的优良特性控制算法的运算。结果表明,该设计消耗资源少,运算速度快,算法更适应FPGA特性,具有一定的应用价值。     

基于FPGA的SATA硬盘加解密控制器设计

随着信息时代的到来,数据存储和保护的需求与日俱增,如何有效实现对硬盘数据的加密保护成为一个重要的课题。文章首先分析了目前常用的硬盘数据加密方法,并在比较各种加密方案的基础上给出了基于FPGA的SATA硬盘加解密控制器设计方案。基于SATA2．0接口的广泛应用性,文章接着介绍了SATA的体系结构,并由此给出了系统的总体设计构架和详细设计方案。本控制器采用Synopsys公司的SATAVIP辅助验证,测试平台为Xilinx ML505开发板,并采用Xilinx公司的Virtex5FPGA作为最终实现,测试结果表明能够正确有效地实现硬盘数据的加解密工作。在SATA加解密控制器设计与实现方面的研究成果,具有通用性、可移植性,有一定的理论及经济价值。     

基于FPGA的DES算法硬件实现

加密算法是军用通信研究的重点之一,信息加密的优劣决定了通信的安全性。DES算法(Data Encryption Standard)是一种具有极高安全性且广泛应用于数据加密领域的加密标准,其常常应用于POS,ATM,IC卡等中。将DES算法与现代军用武器相结合,可以大幅度提高大型武器的可靠性。根据DES算法的基本原理,从减少资源占用量的角度出发,使用VHDL语言在FPGA平台上进行代码设计和逻辑实现;较小逻辑资源、更高的时钟频率更加适用于军用双向通信链路系统。     

基于PCI局部总线硬件加密卡的设计

介绍了PCI专用接口芯片PCI9052的基本结构，给出了基于PCI接口的硬件加密卡的一种设计方案。AVR单片机AT90S2313的使用使得此设计方案具有加密性能好，硬件设计比较简单等优点。     

基于AES加密算法的数据库透明加解密系统的设计与实现

随着计算机和通信技术的快速发展,与之紧密相关的信息安全问题也愈加被人们所重视。作为主要信息系统要素的数据库,确保其安全则成为关注焦点。设计并实现了一种基于高级加密标准（Advanced Encryption Standard,AES）加密算法的数据库透明加解密系统,将加解密算法集成到硬件加解密机上,最后在Linux操作系统平台下针对SQLite3数据库进行了透明加解密实验。实验结果验证了所提出的数据库透明加解密系统设计方案的可行性,并验证了所设计出的数据库透明加解密系统的性能。     

基于FPGA的数字视频加解密系统设计

重点研究基于FPGA（现场可编程门阵列）的数字视频加密与解密,它是在视频采集与显示系统的基础上增加图像加密和解密模块,并使其在硬件上实现。该系统把视频采集和显示系统与数字视频的加密和解密系统有机结合在一起,达到对采集到的视频图像进行加密和对其解密的要求。     

基于FPGA的PCI总线接口硬件调试策略

由于传统逻辑分析仪无法实时观测PCI总线接口调试过程中的复杂信号状态,文中给出了将Altera公司推出的一种功能强大的逻辑分析器集成于QuartusⅡ软件中,从而实JEPCI总线接口调试中复杂信号的实时观测策略,本方法具有无干扰、便于升级、使用简单、价格低廉等优点．可充分满足PCI总线开发过程中的硬件调试要求。     

基于FPGA的AFDX＿PCI协议转换卡设计

通信系统是航电系统的重要组成部分,决定了控制室发出的指令能否快速、可靠地发送到功能执行模块。上个世纪广泛使用的ARINC429和ARINC629总线,由于传输速率限制,已经无法满足现代飞机的需求,因此,基于ARINC664标准的AFDX总线已经成为目前主流机型的选择。论文从硬件和软件两个方面介绍了如何基于FPGA芯片实现AFDX端系统的功能,实现AFDX数据与PCI数据的相互交换,并搭建了硬件平台、设计了软件代码,对端系统进行了性能测试。     

基于FPGA的PCI数据采集卡设计

论述了基于FPGA 的PCI数据采集卡设计,板卡实现了查询、中断和DMA等多种方式读取数据,可以实时采集数据、实现大容量数据的缓存,还有效地解决了对数据高速采集、传输的需求。设计采用FPGA 实现数据采集控制逻辑,减少了开发周期,并可在线修改设计和进行设计升级。     

基于FPGA硬件加密的设计与实现

以FPGA芯片Cyclone II系列为核心,构建FPGA硬件平台,提出一种以资源优先为目的的DES、AES加解密设计方案。通过分析S盒的非线性特征,构造新的复合域变换,避免因同构变换产生的资源损耗。加解密过程中利用轮函数硬件结构的复用,达到硬件资源占用的最小化。整体采用内嵌流水线结构,减少逻辑复杂度的同时提高处理速度。实验结果验证了FPGA硬件加密的资源占用率远低于ASIC的硬件加密,执行速度达到Gbit/s,加密性能大大提高。     

基于FPGA的DES、3DES硬件加密技术

传统的加密工作是通过在主机上运行加密软件实现的。这种方法除占用主机资源外,运算速度较慢,安全性也较差。而硬件加密是通过专用加密芯片、FPGA芯片或独立的处理芯片等实现密码运算。相对于软件加密,硬件加密具有加密速度快、占用计算机资源少、安全性高等优点。     

基于PT RX3310/TX4450无线收发芯片应用系统设计

在分析普诚芯片RX3310/PT4450原理的基础上,利用少量的外围分立元件,设计一种433 MHz无线接收模块,并结合滚动码软件技术,利用PIC单片机实现加密数据的接收.该模块具有接收灵敏度高,设计调试简单的特点.阐述了系统的硬件电路和软件设计流程,并给出调试的结果.     

基于PTRX3310／TX4450无线收发芯片应用系统设计

在分析普诚芯片RX3310／PT4450原理的基础上,利用少量的外围分立元件,设计一种433MHz无线接收模块,并结合滚动码软件技术,利用PIC单片机实现加密数据的接收。该模块具有接收灵敏度高,设计调试简单的特点。阐述了系统的硬件电路和软件设计流程,并给出调试的结果。     

基于FPGA的PCI总线接口设计

PCI是一种高性能的局部总线规范．可实现各种功能标准的PCI总线卡。本文简要介绍了PCI总线的特点、信号与命令,提出了一种利用高速FPGA实现PCI总线接口的设计方案。     

应急通信网络的信息加解密系统设计

针对传统应急通信网络中信息加密处理的问题,提出一种应急通信网络的信息加解密系统设计。采用HIE算法对数据信息进行混乱处理,处理后的数据信息即使被泄露在没有解译编码的情况下也无法进行读取,同时使用超混沌计算处理,保证了数据加密的严谨性,避免信息通过概率破译的可能性。为了验证设计的应急通信网络的信息加解密系统的有效性,设计了对比仿真实验,实验数据表明,设计的应急通信网络的信息加解密系统能够有效地对信息数据进行加密。     

基于Hopfield神经网络模型的加密解密原理分析

本文介绍一种基于Hopfield神经网络模型的加密解密专用芯片设计方案,采用传统的弱金匙(Weak Key)和半弱金匙(Semi-weak Key)的加密方法会降低安全性,而在本文中所采用的Hopfield神经网络模型却能避免出现此弱点,本文还针对加密解密步骤做了具体的分析,加密和解密安全性和有效性大幅度提升。     

基于FPGA的雷达信号处理板设计与实现

基于CPCI总线,使用FPGA实现了雷达信号处理板的设计与实现。实现数字下变频,大时宽带宽积数字脉冲压缩以及FFT等通用雷达信号处理功能。最后给出了数字下变频和大时宽带宽积数字脉冲压缩在某雷达系统中的测试结果,测试结果满足系统要求。