一种L频段高线性度低噪声放大器的设计

对低噪声放大器线性度提高的方法进行分析。基于导数交叠法,使两个晶体管偏置在不同区域,并利用这两个晶体管源端产生的相位差,抵消了3阶项电流。采用TSMC 90 nm CMOS 工艺,实现了一款L频段高线性度全差分低噪声放大器,测试得到输出3阶交调点达30.6 dBm,增益为14.54 dB,噪声系数为1.63 dB,功耗为45 mA@3.3 V。     

0.5dB噪声系数高线性有源偏置低噪声放大器

设计了一种宽带、噪声系数仅为0.48dB的有源偏置超低噪声放大器。低噪声放大器采用0.5μm GaAs E-PHEMT工艺研制,2.0mm×2.0mm×0.75mm 8-pin双侧引脚扁平无铅封装,具有低噪声、高增益、高线性等特点,是GSM/CDMA基站应用上理想的一款低噪声放大器。     

利用动态偏置方法扩展LNA动态范围的理论分析及实现

本文提出了一种扩展LNA动态范围的方法——动态偏置,即根据接收信号的强弱动态地调节低噪声放大器(LNA)的偏置。文中从理论上阐述了此方法的有效性,并介绍了方法实现中所用到的三项关键技术,分别为:利用镜像电流源提供动态偏置电流,合理地设计匹配电路,利用自定义的优选函数选取恰当的偏置电流范围。实测结果表明,动态偏置LNA的噪声系数为1.46dB,输入三阶互调截止点(IIP3)为20.38dBm,无杂散动态范围达到99.29dB,相对于传统固定偏置的LNA,其动态范围提高了7.97dB,从而验证了动态偏置方法扩展LNA动态范围的有效性。     

超短波低噪声放大器的设计

采用0.5μm GaAs增强型赝配高电子迁移率晶体管(E-PHEMT)工艺技术设计了一款10～1000 MHz具有低噪声和高线性度的超短波低噪声放大器.该放大器利用有源偏置电路和共源共栅结构设计而成,提出的新型有源偏置电路使该低噪声放大器(LNA)能够在复杂的环境中稳定地工作.仿真结果表明,在工作频带内,增益高于22 ...     

自适应偏置的低噪声放大器设计与实现

低噪声放大器作为射频接收系统中的关键器件,其噪声系数与线性度影响整个系统的性能。本文基于0.25μm GaAs pHEMT工艺设计了一款应用于DC～3 GHz的低噪声放大器。放大器采用耗尽型晶体管构成自适应偏置电路提升低噪声放大器线性度,通过源极高Q值电感优化噪声系数。该低噪声放大器芯片的测试结果表明,与传统偏置结构的放大器相比,随着输入功率的增大,该电路具有良好的栅电压补偿功能,噪声系数比传统结构减小0.5 dB以上,相同工作电流下输出功率1 dB压缩点提高11 dB,相同射频输出功率下直流功耗减小40%以上。     

基于ATF54143的LNA设计

主要通过对低噪声放大器(LNA)的一些主要指标:增益、噪声系数、稳定性等的研究,同时讨论了低噪声放大器具体匹配电路和偏置电路的设计,基于ATF54143进行了低噪声放大电路设计,通过ADS对电路的仿真研究,并通过对仿真结果反复分析及对电路的不断改进,最后测得实验结果,电路各项指标均达到要求,并有一定裕量。     

兼顾群延时与宽带匹配的SiGe HBT LNA设计

选用SiGe HBT作为电路的有源器件,利用基极串联电感LB与反馈支路、晶体管Miller效应所产生的寄生电容形成的T型匹配网络取得了输入阻抗的良好匹配,并就基极串联电感值对系统群延时的影响进行了讨论,优化LB以满足兼容群延时与宽带匹配的要求.该放大器在3.1～10.6 GHz的带宽内增益达到12.7 dB,增益变化小于等于1.8 dB,噪声小于3.85 dB,群延时小于24 ps,静态功耗仅为6.3 mW.     

一种线性化低噪声放大器的设计

通过在共源共栅电路中加入线性辅助电路,利用线性化补偿技术设计了一个位于雷达接收机前端的高线性低噪声放大器,在保持其他指标基本不变的情况下,线性度提高约17.5dB;该电路采用CMOS 0.18μm工艺设计,电源电压1.8V,信号频率在2.9～3.6GHz,仿真结果是:增益大于10dB,噪声系数(NF)低于1.35dB,三阶输入截点功率(IIP3)为17.48dBm,消耗直流电流13.24mA.     

基于模拟总线接收端的CMOS增益可编程LNA

面向模拟总线接收器应用,设计实现了一款CMOS增益可编程低噪声放大器(LNA)。内置高/中/低增益3个信号放大通路,以满足不同信号幅度情况下的模拟总线接收时的噪声、线性度与输入阻抗等性能需求。提出电容补偿漏电流方法提高高增益信号通路放大器的输入阻抗,同时采用带宽拓展负载方法降低信号相移,解决放大器相移造成电流补偿能力降低的问题。中/低增益信号通路放大器采用差分多门控晶体管(DMGTR)和负反馈技术提高放大器线性度。放大器基于0.18 μm CMOS工艺设计,在1~33 MHz频段,增益范围为-14.3~25 dB,输入阻抗大于2.4 kΩ,输入三阶交调点(IIP3)为-1.6 dBm(最大为20.7 dBm),在25 dB增益下等效输入噪声为1.79 nV·Hz-1/2@1 MHz-0.87 nV·Hz-1/2@33 MHz,1.8 V电源电压下工作电流为6.5 mA。     

一种应用于GPS接收机的高线性度SiGe HBT低噪声放大器

A high linearity 1.575 GHz SiGe：HBT low noise amplifier （LNA） for global positioning system applications is described. The bipolar cascoded with an MOSFET LNA was fabricated in a commercial 0.18 μm SiGe BiCMOS process, A resistor bias feed circuit with a feedback resistor was designed for the LNA input transistor to improve its intermodulation and compression performance. The packaged chip tested on board has displayed a noise figure of 1. I 1 dB, a power gain of 18 dB, an output 1 dB compression point of ＋7.8 dBm and an input third-order intercept point of ＋1.8 dBm. The chip occupies a 500 × 560μm^2 area and consumes 3.6 mA from a 2.85 V power supply.     

适用于GSM900/GPS系统的双频段低噪声放大器设计

基于SMIC 0.18μm CMOS工艺,设计了一个适用于GSM900和GPS系统的并行式双频段低噪声放大器.电路采用1.8V电源供电,考虑到两级之间的匹配特性,运用了级间电感技术.介绍了输入、输出匹配电路的具体设计方法.运用Cadence中的SpectreRF软件进行仿真,结果表明,增益特性S21在两个频段均大于10...     

应用与GPS前端的CMOS低噪声放大器的研究与设计

随着特征尺寸的不断减小，MOS器件已经能够在900MHz-2．5GHz这个频段工作。本文介绍了一个采用0．5μm CMOS工艺实现的用于GPS接收机的单片低噪声放大器，在信号频率为1．575GHz时，信号放大增益为19dB，噪声系数(NF)为6dB，功耗为12mW。     

SiGe HBT低噪声放大器的设计与制造

该文设计和制作了一款单片集成硅锗异质结双极晶体管(SiGe HBT)低噪声放大器(LNA)。由于放大器采用复合型电阻负反馈结构,所以可灵活调整不同反馈电阻,同时获得合适的偏置、良好的端口匹配和低的噪声系数。基于0.35 m Si CMOS平面工艺制定了放大器单芯片集成的工艺流程。为了进一步降低放大器的噪声系数,在制作放大器中SiGe器件时,采用钛硅合金(TiSi2)来减小晶体管基极电阻。由于没有使用占片面积大的螺旋电感,最终研制出的SiGe HBT LNA芯片面积仅为0.282 mm2。测试结果表明,在工作频带0.2-1.2 GHz内,LNA噪声系数低至2.5 dB,增益高达26.7 dB,输入输出端口反射系数分别小于-7.4 dB和-10 dB。     

Performance of different simple linearizing techniques in SiGe LNA at 1900 MHz

Five different linearizing methods were implemented to improve the linearity of a low noise amplifier (LNA). Obtaining a very good performance concerning output and input third-order intercept point without significant degradation of the noise figure. Moreover, high 1 dB-gain compression point was succeeded, obtaining a very high linear amplifier operating at 1900 MHz and biased with 2.4 V and 10 mA of collector current.     

基于802.11a协议的无线局域网低噪声放大器和改进的有源双平衡混频器

提出了采用0.18μm CMOS工艺,应用于802.11a协议的无线局域网接受机的低噪声放大器和改进的有源双平衡混频器的一些简单设计概念。通过在5.8 GHz上采用1.8 V供电所得到的仿真结果,低噪声放大器转换电压增益,输入反射系数,输出反射系数以及噪声系数分别为14.8 dB,-20.8 dB,-23.1 dB和1.38 dB。其功率损耗为26.3 mW。设计版图面积为0.9 mm×0.67 mm。混频器的射频频率,本振频率和中频频率分别为5.8 GHz,4.6 GHz和1.2 GHz。在5.8 GHz上,混频器的传输增益,单边带噪声系数（SSB NF）,1 dB压缩点,输入3阶截点（IIP3）以及功率损耗分别为-2.4 dB,12.1 dB,3.68 dBm,12.78 dBm和22.3 mW。设计版图面积为1.4 mm×1.1 mm。     

无线应用中的低噪声放大器设计与分析

低噪声放大器在接收系统中能降低系统的噪声和提高接收机灵敏度,是接收系统的关键部件.描述了一种用于无线通信射频(RF)前端的低噪声放大器(LNA)的设计,先总体阐述了低噪声放大器的主要技术和性能指标,然后在采用ATF34143微波晶体管的基础上,依据低噪声放大器的各项指标来同步进行电路的设计、优化和ADS仿真,结果表明设计的低噪声放大器完全满足性能指标要求,其功率增益可达16dB,噪声系数(NF)在0.5dB以下.     

基于ATF54143的微波LNA设计与实现

本论文采用ADS2011仿真软件,使用Avago公司的ATF54143晶体管作为主要器件,设计了频率范围为2.35~2.45GHz、中心频率为2.4GHz的LNA,其性能指标为:噪声系数1dB,增益13dB,输入输出驻波比2,基本上达到了预期的效果。设计过程分为四步。第一步是在明确放大器的性能指标后选择晶体管,然后进行直流偏置电路的设计。第二步是放大器的稳定性分析与设计。第三步就是放大器电路的输入和输出匹配。输入匹配电路以最小噪声系数来匹配网络,输出匹配电路以最大增益来匹配网络。第四步就是电路设计完成之后进行电路的优化和改进,以达到放大器的设计目标。最后是画原理图和采用Altium Design软件完成电路的PCB版图制作、电路调试以及实物制作。