多模式固态量子存储

量子存储器是光子与物质系统之间的接口,允许存入和读出加载了量子信息的光子,是构建实用化量子网络的核心器件.基于稀土掺杂晶体可以实现固态的量子存储器,较长的相干时间和较宽的存储带宽使其成为目前最有潜力的量子物理系统之一.本文综述近年来基于稀土掺杂晶体的多模式固态量子存储方面的实验进展.主要内容包括频率自由度的多模式量子存储、时间自由度的多模式量子存储、空间自由度的多模式量子存储和多个自由度并行复用的多模式量子存储.在多自由度复用的多模式存储的基础上进一步介绍基于量子存储器的量子模式变换和实时的任意操作.该系列工作为构建高速率的实用化量子网络奠定基础,其中超越存储器本身的脉冲操作功能还有望在未来量子信息处理过程中获得广泛的应用.     

基于Miron NAND Flash的弹载数据记录器的设计

为解决传统以三星NAND Flash为基础的弹载数据记录器存储容量有限、存储速度难以提升的问题,以兼容ONFI2.2协议的MT29F32G08ABAAA为存储芯片,采用高效流水线操作以及无效块管理的逻辑设计,对芯片工作模式进行合理配置,设计了新一代数据记录器;介绍了该记录器的工作特性、能够满足特殊环境要求的硬件设计和基于高效流水线操作以及无效块管理的高速逻辑设计,最终实现了写入速度为56 MB/s、存储容量为4 G的高速大容量数据记录器。     

机载光电吊舱嵌入式大容量视频存储和回放系统的设计

受地球曲率半径的限制,地面测控站在一定距离之外便无法接收到无人机光电吊舱获取的图像信息。为解决这一问题,设计了一种嵌入式大容量视频存储和回放系统。该系统采用DSP＋FPGA的硬件架构,以NAND Flash大容量存储技术为基础,结合JPEG2000实时编解码芯片ADV202进行视频数据的压缩和解压。该系统录像时间可达30min,存储可靠,回放图像清晰,满足了无人机对探测目标的影像存储和回放需求。     

多通道高速信号的同步采集和处理

一种采用直接存储方式完成多通道高速信号并行采集的多通道高速信号同步采集器，采用直接存储方式，数据不需要经过CPU“中转”，直接将采集的数据写入数据存储器中，而CPU的主要任务是读取存储器数据和与上位机的通讯，多通道高速信号同步采集器通过RS-232/RS-485A方式与上位机通讯，构成多通道高速信号同步采集系统。     

基于CH378的便携式高速数据采集系统设计与实现

针对数据采集系统在速度、容量和体积方面的需求,文中提出了一种基于FPGA的便携式高速数据采集系统方案,采用可充电锂电池作为供电电源,采用FPGA控制读写大容量Flash数据作为高速数据缓冲,控制USB接口芯片CH378完成对U盘的读写操作,实现大容量数据的可靠和便携存储;详细介绍了该测试系统的设计背景、硬件电路的设计依据、固件程序的设计思想和测试系统的具体实现;实验结果表明,该系统具有成本低、通用性强、可靠性高、便携式操作等优点,能够实现数据的高速采集,海量存储,实现了脱离计算机直接存储数据至U盘的功能。     

恶劣环境下高速数据存储的研究与实现

针对强震动、强冲击等恶劣环境的要求,应用FLASH固态存储器,开发了一种基于单片机控制的接口简单、重量轻、体积小的大容量数据存储系统在机载CCD相机的高速图像数据存储设计中,得到了很好的应用.     

一种高速图像数据记录器设计

针对摄像机输出的高速数字视频信号的存储需求,设计了一种图像数据记录器,实现了对数据的存储、回传和转发等功能。图像数据接收采用点到点LVDS模式,存储电路选用K9WBG08U1M作为存储介质,使用CY7C4285V-15构成数据缓冲电路。通过采用交错双平面模式对FLASH进行页编程和对坏块的特殊处理使记录器很好的实现了对30.72MB/s高速数字视频信号的存储。测试结果表明,该记录器能够准确记录图像信息,图像还原后清晰准确。     

声波测井存储模块的快速检测系统和补偿方法*

筛选高温下稳定的存储器并设计有效的温度补偿算法是实现井下声波测井数据存储的关键。为了快速测试不同存储器在高温下的故障情况以及错误校验纠错算法的温度补偿效果,该文设计了基于通用测试座的硬件系统,编写了基于MSComm控件的上位机控制软件,开发了模拟实际测井温度环境的测试策略,并对几种存储器进行了高温老化实验。结果表明,存储器在高温下(175℃)会出现彻底损坏、比特位翻转等故障,错误校验纠错算法可以提高存储器的使用温度。该设计不仅可以对符合开放NAND闪存接口协议的同类存储器进行快速的高温老化与筛选,而且对井下存储系统的设计有重要的参考意义。     

基于FPGA的DDR3控制器存储设计与验证

DDR3 SDRAM是第三代双倍数据传输速率同步动态随机存储器,DDR3具有高速率、低电压、低功耗等特点[1][2]。在DDR3控制器的实际使用中,如何将用户需要存储的数据在DDR3中快速存储非常重要,如果数据被送到DDR3接口的速度低,则会影响DDR3的存储速度,同时影响DDR3的实际应用,因此,针对DDR3存储器设计存储控制有重要的意义[2]。基于此设计主要分为低速读写控制与高速流读写控制,低速读写控制主要用于小数据量的操作,高速流读写控制主要用于批量数据的存储操作。此设计在FPGA上通过了大量数据读写的验证,证明数据存储的正确性。经过测试,在高速流读写模式下,DDR3存储控制设计的带宽利用率最大为66.4%。此设计在功能和性能上均符合系统总体设计的要求。     

双通道编码高速存储系统设计

航天事业对存储系统的存储速度及保密性的要求在不断提高,针对这些要求提出了双通道编码高速存储系统的设计。设计了一种以RS-422和LVDS为通信手段,双端口RAM为缓存介质,双片选交替双平面混编存储为技术,混合编码存储为特点,K9WBG08U1M芯片为存储核心的高速、大容量的存储系统。双通道编码高速存储系统解决了双路数据存储速率低的问题。最后,对系统采集的数据进行科学分析及图像还原,验证了高速存储系统的可靠性。     

一种基于STM32的NAND flash的块分配框架设计

STM32对大容量数据文件存储与管理问题可通过NAND flash来解决。而NAND flash的高效管理需要文件系统参与。NAND flash有特殊的块读写及擦除机制,一般的嵌入式文件系统组织结构并不完全兼容NAND flash。针对NAND flash的特点兼顾STM32的资源承受力要提出新的NAND flash块分配框架,框架通过块分配槽这种数据结构,在不使用块分配表与垃圾表的情况下,实现了NAND flash均衡负载与垃圾块的回收;同时通过节点分配栈与文件节点表的配合来提高STM32对文件的读写速度,空间利用率和系统性能。仿真实验和计算结果表明该块分配框架可有效提高NAND flash块的均衡负载与节省RAM空间。     

反射内存网络集线器设计与研究

现有的星型反射内存网络集线器仍以高速数据选择器为核心器件构建,其实质还是将相连的节点组成环形拓扑结构的反射内存网络,并不是真正意义上的星型拓扑结构。针对这一问题,本文设计并实现了一种真正意义上的星型拓扑结构的反射内存网络集线器,并能够通过百兆以太网进行配置与实时监视数据传输过程中的性能指标。该集线器采用了FPGA配合8路高速串并/并串转换芯片的架构,实现了与集线器相连节点的星型拓扑结构,具有很好的并行处理能力,提高了网络数据映射速率。最后,通过实验验证了该集线器的稳定性、实时性与可靠性。     

20GSa/s高速采集模块设计与实现

现代电子信号测试带宽已超过吉赫兹,对采样率达几十吉赫兹的高速数据采集与存储提出更高的要求,而现有的模拟数字转换(ADC)芯片只有几个吉赫兹的采集速率,不能直接满足对于超高采样速率的需求。文中提出了基于多片ADC并行交叉采样的20GSa/s高速采集与存储的设计方案,重点介绍了20GSa/s高速交叉采样的实现方式及误差来源和误差校准、交叉采样需要高速时钟的相位校准设计及具体校准方式、不同时钟域下160Gbps高速采集数据存储等核心技术,利用现有的高速ADC,最终实现了高达20GSa/s的数据采集与实时存储。     

HDC: An adaptive buffer replacement algorithm for NAND flash memory-based databases

This paper proposes an adaptive buffer replacement algorithm for NAND flash memory-based databases, which is called HDC. HDC introduces an efficient replacing index for selecting pages to be evicted. This replacing index considers two factors: the hot degree of each page and the cost of writing the victim page back to NAND flash memory. It can adaptively change the weight of each factor according to the cost ratio of NAND flash memory. HDC also introduces an efficient partial update scheme, which only writes the dirty data within the dirty victim page back to NAND flash memory for further reducing the number of write operations and writes the dirty data to the free block with the lowest erase count for improving the wear-leveling degree of NAND flash memory. We conduct trace-driven simulations on two kinds of NAND flash memories the cost ratios of which are 118:1 and 2:1. The experimental results show that HDC outperforms the state-of-the-art algorithms on both these kinds of NAND flash memories.     

High-Speed Real-Time Ion Detection System for Time-of-Flight Mass Spectrometry Application

This paper presents a high-speed ion detection system for time-of-flight mass spectroscopy (TOFMS) applications. The system consists of the data acquisition, distribution, and storage section. The output signal from a microchannel plate (MCP) of a mass analyzer will be firstly digitized by a 3 Gsps high-speed analog-to-digital converter (ADC) in the acquisition section. Then the digitized data stream will be distributed into four streams and be stored into four solid-state storage cards. The read-back data can be restored for further processing. System evaluation results show that the system has wide input bandwidth, high sample rate (up to 3.0 GB/s), good signal-to-noise ratio (SNR; up to 45 dB), and high data throughput (over 3 GB/s). That makes the system suitable for improving dynamic detection performance in TOFMS applications.     

基于USB3.0的高速数据传输电路的设计

针对大容量数据记录器与外围计算机之间的数据通信时间长速度慢的问题,借助USB3.0接口良好的向后兼容性、易于使用性、可热插拔性、传输速度快等特点,设计了以FPGA为主控单元, DDR2 SDRAM作为高速大容量缓存,USB3.0接口作为与计算机进行数据通信接口的高速数据传输电路系统。采用外接I2C接口的EEPROM作为USB3.0接口芯片的启动方式;通过专用的线性稳压器为DDR2提供稳定的参考电压和吸收电流;最后详细介绍了USB3.0接口芯片的固件程序配置和FPGA控制模块的逻辑设计。实验测试结果表明,通过USB3.0接口该系统数据传输速度达到149.29M/S,且数据传输可靠。     

基于功率因数校正器MC33232的小型激光电源研究

对Boost直流升压充电电路进行了理论分析，介绍了一种基于MC33232的小功率直流供电激光电源电路，并对设计的激光电源进行了实验研究。设计的电源体积小、重量轻，24V直流供电时可以在480ms内将12μF储能电容充电到700V，充电功率易于调节，适用于小功率直流供电激光电源。     

基于FT245RL和FPGA的6路数据采集系统设计

针对大规模数据采集过程中存在数据量大与传输速度慢的矛盾,本文设计了基于FT245RL和FPGA的6路数据采集系统。该设计采用Xilinx公司的FPGA作为整个系统的核心,控制A/D转换器实现6路模拟数据的同步采集,并将转换后的数字信号存储到Flash中,最终通过USB2.0转换芯片将数据传输到上位机。试验表明,该数据采集系统能够满足对大容量数据实时采集、存储和上传的要求,具有工作稳定,可靠性高,传输速度快的特点,能够广泛应用于大规模数据的采集。     

Skyrmion-based logic gates controlled by electric currents in synthetic antiferromagnet

Skyrmions in synthetic antiferromagnetic (SAF) systems have attracted much attention in recent years due to their superior stability, high-speed mobility, and completely compensated skyrmion Hall effect. They are promising building blocks for the next generation of magnetic storage and computing devices with ultra-low energy and ultra-high density. Here, we theoretically investigate the motion of a skyrmion in an SAF bilayer racetrack and find the velocity of a skyrmion can be controlled jointly by the edge effect and the driving force induced by the spin current. Furthermore, we propose a logic gate that can realize different logic functions of logic AND, OR, NOT, NAND, NOR, and XOR gates. Several effects including the spin-orbit torque, the skyrmion Hall effect, skyrmion-skyrmion repulsion, and skyrmion-edge interaction are considered in this design. Our work may provide a way to utilize the SAF skyrmion as a versatile information carrier for future energy-efficient logic gates.     

All-optical Serial Data Transfer between Registers using optical non-linear materials

The inherent parallelism of optical signal is an advantageous feature for high-speed computations and other digital logic operations. Different techniques have been proposed for performing arithmetic, algebraic and logic operations using light as the information-carrier. Here we propose a new method for Serial Data Transfer between Registers using optical non-linear material. This system is all-optical in nature. Optical NAND gate and NOT gate are the basic building blocks of this system.