CPLD技术与数字电路开发

本文介绍了CPLD在雷达数字控制电路中的强大功能和应用背景，针对开发CPLD所使用的两种方法－WHDL和GHDL进行简介，并以例子进行说明和应用。文中程序均已通过编译、调试和仿真，开发环境为MAX＋PLUS Ⅱ9.3。     

CPLD在磁浮列车控制系统中的应用

介绍了常导磁浮列车悬浮控制系统中应用复杂可编程逻辑器件(CPLD)实现部分接触器的控制及相关的逻辑处理功能。应用Altera公司的MAX7000系列芯片，运用Altera公司的软件设计平台MAXPLUSⅡ。实践证明，CPLD的使用简化了电路设计，降低了成本，增加了电路可靠性。     

CPLD在模拟雷达信号发生器设计中的应用

本文介绍了在MAX+PLUS Ⅱ开发平台下,采用VHDL硬件描述语言,在CPLD器件上设计模拟雷达信号发生器专用集成电路芯片的过程。     

新一代硬件描述语言Handle-C的介绍

Handle-c为新一代硬件描述语言编译工具，过去因为太复杂而不能用硬件描述语言表示的算法以及由于处理器运行速度太慢而不能处理的算法，现在都可以利用Handle-c语言在大规模FPGA硬件上得以实现。设计者可以利用Handle-c语言，能在很短的时间里创建更庞大、更复杂和更高速的系统。     

基于VHDL的可综合设计的研究

对采用VHDL进行可综合设计进行了研究和分析，并从描述方式、VHDL的语句和结构、算法的改进和优化等3个方面提出了优化方案，通过设计实例进一步分析了设计的综合和实现效果。     

由CPLD控制实现的音乐节拍器

1引言随着电路设计水平和制造工艺的提高,用硬件电路控制声音的合成来代替某些大体积机械式乐器发声,在实际中得到了广泛实用。如在音乐教学中用到的音乐节拍器,传统上是用机械式结构产生声音的,系统价格昂贵、体积庞大。目前,也有用软件方法合成节拍,系统也较灵活,但程序运行会占用很多系统资源。为此,笔者设计了完全由硬件电路实现的一种便携式节拍器。系统由大规模可编程逻辑器件控制音频、音强的合成,用YM2149实现声音的合成和输出。整个系统可由用户灵活定制节拍产生的模式。电路框图如图1所示。2硬件电路整个硬件电路的核心部件CPL…     

以CPLD为控制核心的16位高精度数字电压表设计

介绍了基于EDA技术的智能数字电压表的实现。本系统以CPLD为控制核心，在MAX PLUSⅡ环境下采用VHDL语言实现了数据采集、转换及显示。该系统具有集成度高、灵活性强、易于开发、维护、扩展等特点。     

VHDL语言中局部变量与局部信号的作用

通过用ＶＨＤＬ语言描述一个４位循环移位寄存器模块,说明在用ＶＨＤＬ语言设计数字电路时经常容易出现的实体的端口数据流向不匹配问题,以及ＶＨＤＬ语言中局部变量与局部信号在解决此类问题中所起的作用。     

基于VHDL语言的出租车计费系统设计

利用VHDL语言设计出租车计费系统，使其实现计费以及预置和模拟汽车启动、停止、暂停等功能，并设计动态扫描电路显示车费数目，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。此程序通过下载到特定芯片后，可应用于实际的出租车计费系统中。     

用CPLD控制ISD2590语音芯片的技术应用

介绍如何利用可编程逻辑器件(CPLD)来控制ISD2590语音芯片,及其在公用电话网家电控制系统中的应用。     

基于CPLD的三相多波形函数发生器设计

介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术(DDS)的三相多波形函数发生器的基本原理，并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序。     

CPLD在数字频率计设计中的应用

文章论述了基于单片机和CPLD的等精度数字频率计的设计方法,等精度的测量方法具有较高的测量精度和整个频率区域保持恒定测试精度的特点。该频率计利用单片机完成整个测量电路的数据处理、测试控制和显示输出,利用CPLD来实现频率、周期、脉宽和占空比的测量计数。本频率计包括硬件电路和软件编程两部分,硬件电路主要包括电源模块、输入信号整形模块、键控制模块、显示模块、单片机和CPLD模块。CPLD采用vHDL硬件描述语言,单片机采用C语言编程。     

硬件描述语言VHDL指称语义的研究

VHDL是一种广泛使用的硬件描述语言，但长期以来缺乏严格的形式语义，文章介绍并分析了若干具有代表性的VHDL指称语义的研究工具，在此基础上，简要介绍了作者提出的基于时段逻辑的VHDL语义的框架时对VHDL指称语义的看法。     

基于CPLD的可控电抗控制器

分析了磁阀式可控电抗器的工作原理，采用复杂的可编程逻辑器件(CPLD)为其设计了控制装置，实现了电抗器容量的自动连续调节，具有响应速度快、可靠性高的特点，在电力系统无功补偿的实际应用中效果良好。     

基于VHDL的数字系统设计和优化

基于VHDL的数字系统设计具有设计技术齐全、方法灵活、支持广泛等优点。同时也是EDA技术的重要组成部分。通过设计实例，比较详尽地介绍了利用VHDL语言进行数字电路系统设计的流程结构和技术特征，并对设计的优化进行深入的研究和讨论。     

基于CPLD精确控制PWM死区时间的实现

针对采用分立元件逻辑电路生成的PWM死区时间的不精确和修改时不便利的缺点,文章介绍了一种基于可编程逻辑器件精确控制死区时间的设计实现方案。输入信号可由外部提供也可以由有源晶振分频获得,采用VHDL硬件描述语言可在线编程,输出两路互补带死区的PWM信号。该方案具有硬件电路结构简单,延时控制准确,抗干扰能力强的优势,很好地满足了实际工作的应用需求。     

CPLD设计中多路复用器的实现方法

从三个方面讨论了PLD设计中多路复用器的实现方法，说明了每种方法的特点，第一种实现方法的特点是针对FLEX系列器件结构在查找表结构的基础上，对工作速度和占芯片面积进行优化。第二种是用VHDL语言描述来实现，其特点是抽象描述能力强，覆盖面广，当电路变得复杂时，相对第一种方法要简单一些，第三种方法是使用MAX＋PLUSⅡ软件中提供的宏模块，这种方法最简单，实用于各类器件，易于掌握，这三种方法在PLC设计中具有一定的代表性。     

MAX1032结合CPLD的应用

介绍了14位ADC采样芯片MAX1032的特性及工作原理,结合CPLD,给出MAX1032使用外部时钟模式由CPLD控制采样和存储结果应用方案及CPLD的逻辑设计方法。本方案适用于工业控制,自动测试,数据采集等领域。文中同时给出了使用Verilog编写的CPLD代码及主要原理图。     

应用CPLD及EPP技术对CCD信号像素级的高速采集

为解决针对每一个CCD像素的高速采集和实时计算机处理的问题，本文提出一种利用增强型并行口(EPP)技术和可鳊程逻辑器件(CPLD)对CCD信号的每个像素进行高速采集的方法。着重介绍了EPP技术及cPLD技术，详细给出了针对CCD信号每一个像素进行高速采集的设计方案。     

基于ISP技术的电子密码锁设计

介绍一种基于在系统可编程(ISP)技术和复杂可编程逻辑器件(CPLD)的新型电子密码锁的设计方法,阐述了其工作原理和软硬件设计.在硬件上,用Lattice公司的ISP大规模集成芯片对其外围电路进行集成,用1片CPLD实现了几十片分离元件才能实现的功能,几乎将整个系统下载于同一芯片中,实现了所谓的片上系统,从而大大简化了系统结构,增强了系统的可靠性和性价比.该密码锁特别适用于宾馆、办公大楼、仓库等人员经常变动的场所.