共查询到19条相似文献,搜索用时 62 毫秒
1.
2.
多晶硅薄膜晶体管泄漏区带间隧穿电流的建模 总被引:1,自引:1,他引:0
讨论了带间隧穿(BBT)效应在多晶硅薄膜晶体管所有的泄漏机制中占主导地位的条件因素,说明了在高场或低温情况下,泄漏电流主要来自带间隧穿.考虑了BBT的两个产生区域--栅漏交叠处和靠近漏端的PN结耗尽区,分析了陷阱态密度以及掺杂浓度对BBT电流的影响,最后提出了一个适用于多晶硅薄膜晶体管泄漏区的带间隧穿电流模型. 相似文献
3.
应用场助热电子发射(thermionic field emission)模型合理地分析了多晶硅薄膜晶体管中显著漏电流与器件参数及电极电压等因素间的内在关系,讨论了源漏轻掺杂结构在抑制漏电流方面的物理机制,并给出轻掺杂结构参数(如轻掺杂浓度、轻掺杂区域长度等)的优化设计,为多晶硅薄膜晶体管的器件设计提供了可靠的理论依据. 相似文献
4.
应用场助热电子发射(thermionic field emission)模型合理地分析了多晶硅薄膜晶体管中显著漏电流与器件参数及电极电压等因素间的内在关系,讨论了源漏轻掺杂结构在抑制漏电流方面的物理机制,并给出轻掺杂结构参数(如轻掺杂浓度、轻掺杂区域长度等)的优化设计,为多晶硅薄膜晶体管的器件设计提供了可靠的理论依据. 相似文献
5.
6.
7.
8.
从kink效应产生的物理机理出发,介绍了目前国内外研究多晶硅薄膜晶体管kink电流所采用的两种主要方法.一种是基于面电荷的方法,另一种是基于求雪崩倍增因子的方法.kink效应具体表现为器件在饱和区跨导和漏电流的显著增加.在数字电路中,kink效应会引起功耗的增加和开关特性的退化;而在模拟电路中,kink效应将降低最大增益和共模抑制比.因此,多晶硅薄膜晶体管kink效应的研究对液晶显示的发展具有重大意义. 相似文献
9.
10.
用激光诱导非晶硅结晶,以450℃的最高加工温度制成了多晶硅薄膜晶体管。薄膜晶体管具有迁移率高(50cm~2/V·s)阈值电压低(2V)、关断电流低(10~(-12)A)和可靠性高的特性。同时也介绍了用这种多晶硅薄膜晶体管寻址的3.5英寸的全色液晶显示器。 相似文献
11.
室温下在MOD法制备的PLT铁电薄膜的样品上,观察不同电场强度下电流随时间的变化,根据电流的变化情况,把电场划分为弱、中、强三个区间。在弱场下,电流随时间的变化可用幂指数的衰减来模拟,而且衰减系数随场强的增加有减小的趋势。在中强场时,电流随时间在水平方向上上下波动。在强场下,电流随时间在波动的同时不断增大。因此在对不同区间电流随时间变化I(t)曲线分析的基础上,确定某一电场强度下的漏导电流,作出了I-V曲线。同时发现不同配方,在相同工艺条件下的样品,其弱、中、强场的数值区间是不一样的,因此作出的I-V曲线也有所区别。对非欧姆区的导电机理用空间电荷限制电流(SCLC)模型和晶界限制电流(GBLC)模型来解释,同时对样品正向与反向的导电机理进行了对比研究。而且对热释电电流测量中有指导意义的薄膜充电后缓慢的放电过程进行了观察和分析 相似文献
12.
13.
文章首先提出多晶硅薄膜晶体管几种减小漏电流的方法,接着对采用超薄沟道结构和普通沟道结构的多晶硅薄膜晶体管的电特性进行对比,发现采用超薄沟道结构具有优越性,最后分析了器件特性与材料性质之间的关系。 相似文献
14.
15.
HfO_2高k栅介质漏电流机制和SILC效应 总被引:5,自引:2,他引:3
利用室温下反应磁控溅射的方法在 p- Si(1 0 0 )衬底上制备了 Hf O2 栅介质层 ,研究了 Hf O2 高 k栅介质的电流传输机制和应力引起泄漏电流 (SIL C)效应 .对 Hf O2 栅介质泄漏电流输运机制的分析表明 ,在电子由衬底注入的情况下 ,泄漏电流主要由 Schottky发射机制引起 ,而在电子由栅注入的情况下 ,泄漏电流由 Schottky发射和 Frenkel-Poole发射两种机制共同引起 .通过对 SIL C的分析 ,在没有加应力前 Hf O2 / Si界面层存在较少的界面陷阱 ,而加上负的栅压应力后在界面处会产生新的界面陷阱 ,随着新产生界面陷阱的增多 ,这时在衬底注入的情况下 ,电流传 相似文献
16.
铝电解电容器的低漏电研究与控制 总被引:1,自引:0,他引:1
介绍了铝电解电容器漏电流产生的根源,分析了影响漏电流的因素,通过研制工作电解液、选用高品质材料、改进制造工艺来控制铝电解电容器的低漏电。 相似文献
17.
分析了CCD输出二极管反向漏电的机理,认为有三个途径造成CCD反向漏电:n^ 区通过SiO2漏电,n^ 区通过Si-SiO2表面漏电以及体内漏电。提出了解决漏电问题的方法,即控制好氧化、扩散、离子注入、光刻以及退火等工艺。 相似文献
18.
The pulsed-laser recrystallization of polysilicon in recessed structures, consisting of a silicon film deposited on a patterned
oxide layer on a heat sink, is investigated for the first time. The different thermal environments created by the recess area,
when compared to those outside this area, causes the recessed silicon to cool first. The different cooling rates in the continuous
silicon film creates lateral temperature gradients, producing large elongated grains. Additionally, the recessed structure
can lead to different film microstructures within the recessed area compared to outside this area. This structure is therefore
capable of grain engineering different microstructures for polysilicon. 相似文献
19.
通过离子注入优化,成功研制了一款六角形元胞设计的1 200 V/20 A的具有低泄漏电流和高浪涌电流能力的SiC MPS芯片。在25℃和175℃下的测试结果表明,导通压降VF分别为1.48 V和2.03 V;归功于优化的离子注入和元胞设计,1 200 V耐压时,肖特基界面的最强电场强度仅为1.25 MV/cm。研制的MPS的泄漏电流仅为4.3μA(@25℃)和13.7μA(@175℃)。并且25℃和150℃下测试的浪涌电流高达258 A和252 A,约为额定电流的13倍。 相似文献