90nm工艺及其相关技术

ITRS2001规划2004年实现90nm工艺,英特尔、AMD等世界顶级半导体公司将于2003年采用90nm工艺量产微处理器和逻辑器件。这样使ITRS2001整整提前了一年。90nm工艺包括193nm光刻技术、高k绝缘材料、高速多层铜互连技术、低k绝缘材料、应变硅技术和电压隔离技术等新技术。193nm光刻技术是实现90nm工艺达量产的最关键技术,为此,必须采用193nmArFstepper(准分子激光扫描分步投影光刻机)。讨论了90nm工艺达量产的难点,如掩模版成本较高、成品率较低和应用面暂时不宽等。     

45nm工艺及材料的最新动态

介绍了45nm芯片、工艺和设备的最新动态。英特尔、TI、IBM、特许、英飞凌和三星都推出了45nm功能芯片。45nm主要工艺包括光刻、应变硅、低k电介质、Cu互连、高k电介质和离子注入等。光刻工艺采用193nmArF/浸没式光刻机。45nm工艺中应变硅技术已步入第三代,它综合采用双应力衬垫、应力记忆和嵌入SiGe层。     

65nm/45nm工艺及其相关技术

介绍了65nm/45nm工艺的研究成果、157nmF2stepper技术、高k绝缘层和低k绝缘层等技术。着重讨论了157nmF2stepper的F2激光器、透镜材料、光刻胶和掩模材料问题。     

45 nm工艺与先进的光刻设备

2006年是65nm芯片量产年和45nm芯片首推年。193nmArF浸没式光刻机将在量产65、45、32nm芯片中大显身手、大展鸿图。     

32 nm工艺及其设备

2007年9月英特尔推出全球首款32nm SRAM,2007年11月IBM推出32nm SRAM;2007年12月台积电推出32nm测试芯片。业界认为,2009年下半年量产32nm芯片。32nm芯片将采用193浸没式光刻与双重图形,高k电介质/金属栅极,超低k电介质,高kSOI等技术。为了使双重图形技术用于32nm节点,ITRS2006修正版提出了具体的要求。2007年ASML推出XT:1900I,2008年尼康推出NSR-S611C,以用于32nm光刻工艺。     

193nm浸入式光刻技术独树一帜

介绍了193nm浸入式光刻机和193nm光刻胶的最新发展动态以及下一代193nm浸入式光刻机。     

193 nm ArF浸没式光刻技术PK EUV光刻技术

2006年11月英特尔决定采用193nm ArF浸没式光刻技术研发32nm工艺。2007年2月IBM决定在22nm节点上抛弃EUV光刻技术,采用193nm ArF浸没式光刻技术。对于32nm/22nm工艺,193nm ArF浸没式光刻技术优于EUV光刻技术,并将成为主流光刻技术。     

光刻机系统中193nm薄膜的研究进展

193nm的ArF准分子激光光刻可将特征线宽推进到0．10μm。重点介绍了193nm薄膜的研究进展及影响薄膜性能的主要因素,并对具体的研究方向进行了总结。     

浸没式光刻向22nm挺进

简述了光学光刻技术在双重图形曝光、高折射率透镜材料及浸没介质、32nm光刻现状及22nm浸没式光刻技术的进展,指出了光学光刻技术的发展趋势及进入22nm技术节点的前景。     

0.1μm线宽主流光刻设备—193nm(ArF)准分子激光光刻

阐述了可实现 0 1μm线宽器件加工的几种候选光刻技术 ,对 193nm(ArF)准分子激光光刻技术作了较为详细的论述 ,指出其在 0 1μm技术段的重要作用 ,并提出了研制 193nm(ArF)光刻设备的一些设想。     

工作波长193纳米投影光刻物镜研究设计

介绍工作波长为193nm的投影光刻物镜研究设计,对波长,数值孔径和分辨力的选择,光学结构型式的确定,以及材料和试制加工工艺的考虑,然后给出一个数值孔径NA＝0．62,光学结构为双远心的投影光刻物镜设计结果。     

32nm CMOS工艺技术挑战

根据国际半导体技术发展蓝图(international technology roadmap for semiconductor,ITRS),CMOS技术将于2009年进入32nm技术节点.然而,在CMOS逻辑器件从45nm向32nm节点按比例缩小的过程中却遇到了很多难题.为了跨越尺寸缩小所带来的这些障碍,要求把最先进的工艺技术整合到产品制造过程中.文中总结并讨论了可能被引入到32nm节点的新的技术应用,涉及如下几个方面:浸入式光刻的延伸技术、迁移率增强衬底技术、金属栅/高介电常数栅介质(metal/high-k,MHK)栅结构、超浅结(ultra-shallow junction,USJ)以及其他应变增强工程的方法,包括应力邻近效应(stress proximity effect,SPT)、双重应力衬里技术(dualstress liner,DSL)、应变记忆技术(stress memorization technique,SMT)、STI和PMD的高深宽比工艺(high aspect ratio process,HARP)、采用选择外延生长(selective epitaxial growth,SEG)的嵌入SiGe(pFET)和SiC(nFET)源漏技术、中端(middle of line,MOL)和后端工艺(back-end of line,BEOL)中的金属化以及超低k介质(ultra low-k,ULK)集成等问题.     

集成电路迈向90nm新工艺

介绍集成电路制造技术90nm最新工艺的一些动态及采用的新技术,如应变硅、50nm晶体管栅极长度,并对今后集成电路的发展做了简单展望。     

32nm CMOS工艺技术挑战

根据国际半导体技术发展蓝图（international technology roadmap for semiconductor, ITRS) , CMOS技术将于2009年进入32nm技术节点. 然而,在CMOS逻辑器件从45nm向32nm节点按比例缩小的过程中却遇到了很多难题. 为了跨越尺寸缩小所带来的这些障碍,要求把最先进的工艺技术整合到产品制造过程中. 文中总结并讨论了可能被引入到32nm节点的新的技术应用,涉及如下几个方面：浸入式光刻的延伸技术、迁移率增强衬底技术、金属栅/高介电常数栅介质（metal/high-k, MHK）栅结构、超浅结（ultra-shallow junction, USJ）以及其他应变增强工程的方法,包括应力邻近效应（stress proximity effect, SPT) 、双重应力衬里技术（dual stress liner, DSL) 、应变记忆技术（stress memorization technique, SMT) 、STI和PMD的高深宽比工艺（high aspect ratio process, HARP) 、采用选择外延生长（selective epitaxial growth, SEG）的嵌入SiGe (pFET）和SiC (nFET）源漏技术、中端（middle of line, MOL）和后端工艺（back-end of line, BEOL）中的金属化以及超低k介质（ultra low-k, ULK）集成等问题.