Synopsys在中国确立VMM验证方法标准

电子设计自动化（EDA）软件工具商Synopsys今天宣布．由ARM和Synopsys公司推出的SystemVerilog验证方法学（VMM）已被中国主要电子公司用于开发先进验证环境。Synop—sys还宣布,《SystemVerilog验证方法学》一书中文版已由中国航空航天大学出版发行。至今,本书的英文版已售出3500多本。     

基于VMM的寄存器抽象层验证

本文介绍了Synopsys公司推出的基于VMM的寄存器抽象层验证技术和方案,简称RAL(Register Abstraction Layer).该技术是Synopsys针对芯片验证中如何简便、高效地完成寄存器/存储器相关的验证任务这一问题而开发的解决方案.该方案构建在Synopsys的VMM验证方法基础上,使用了VMM中的通用技术,可以在VMM的验证环境中非常方便地集成和重用.     

基于VMM统一验证平台的Serdes芯片验证

本文基于VMM验证平台,介绍了高速串行收发器芯片的验证方法。文章首先简要介绍了Serdes芯片和VMM验证方法,然后搭建了Serdes芯片的VMM统一验证平台,并从测试激励产生、寄存器读写控制、覆盖率自动统计、断言验证及覆盖率收敛等几个方面详细阐述了Serdes芯片的验证过程。最后给出了验证结果和测试报告。     

基于VMM的ALU验证

基于VMM方法学设计和实现了一个随机验证环境,验证一个64位ALU。该验证环境具备一套功能完备的随机测试程序发生器,可以生成覆盖率指导的有约束的定点、浮点指令序列,调用一个由C语言实现的参考模型进行运算结果自检,并采用覆盖率收敛技术实现覆盖率快速收敛。实践结果表明,设计的随机验证环境,能够高效验证ALU的各项逻辑功能,减少测试时间,且随机测试程序生成模块可以简单移植应用于处理器其他模块的功能验证。     

基于VMM验证方法学的USB控制器IP验证方案

针对USB控制器IP的功能及结构特点,并且尽可能更快地完成验证以适应上市的需求,提出了一种基于VMM验证方法学的高效验证方案。建立了一个层次化的、可重用的验证平台。利用VMM测试激励约束性随机产生的特点,提出了分层解析、分层约束的激励产生方法;利用Synopsys公司开发的验证IP（VIP）：AHB总线功能模型和USB主机模型,快速构建仿真环境,模拟实际数据流的通信过程;充分发挥VIP的内部＂后门＂的作用,增强验证平台测试流的可控性。验证结果表明该验证平台能全面验证USB控制器IP,且性能稳定、兼容性强;通过模拟实际的工作流程,达到了优化设计、缩短验证周期的目的。此方案的一些设计思想,对系统级平台及其他模块级验证平台设计具有参考意义。     

基于VMM统一验证平台的处理器芯片功能验证

本文结合处理器芯片实际项目,重点介绍了功能验证环节的工作。文章基于VMM验证平台,利用System Verilog语言自动生成测试激励,采用断言和功能覆盖率相结合的验证方法,实时监测RTL模型运行时的各种信号,自动进行覆盖率统计,通过增加约束实现覆盖率的快速收敛。文章最终给出了基于VMM验证平台进行功能验证的结果,绘制了功能覆盖率上升曲线。     

基于 VMM 验证方法学的 USB 控制器 IP 验证方案

针对 USB 控制器 IP 的功能及结构特点,并且尽可能更快地完成验证以适应上市的需求,提出了一种基于 VMM验证方法学的高效验证方案.建立了一个层次化的、可重用的验证平台.利用 VMM 测试激励约束性随机产生的特点,提出了分层解析、分层约束的激励产生方法;利用 Synopsys 公司开发的验证 IP(VIP):AHB 总线功能模型和 USB 主机模型,快速构建仿真环境,模拟实际数据流的通信过程;充分发挥VIP的内部“后门”的作用,增强验证平台测试流的可控性.验证结果表明该验证平台能全面验证 USB 控制器 IP,且性能稳定、兼容性强;通过模拟实际的工作流程,达到了优化设计、缩短验证周期的目的.此方案的一些设计思想,对系统级平台及其他模块级验证平台设计具有参考意义     

基于VMM的外部存储接口模块的验证平台搭建

本文首先介绍了VMM层次化验证方法学的基本思想和方法,将其与传统的芯片验证技术进行了对比,并进一步对基于VMM(Verification Methodology Manual For System Verilog)方法学的验证平台结构和各个组成模块进行了详细的介绍。最后以外部存储接口(EMI)模块为例对VMM验证平台的搭建进行了具体说明,并给出了验证结果。     

基于VMM方法的SOC集成验证

随着集成电路规模和设计复杂度的快速增长,芯片验证的难度也不断加大,芯片验证的工作量达到了整个芯片研发的70%,已然成为缩短芯片上市时间的瓶颈.VMM是synopsys公司推出的基于systemverilog的一套验证方法学,已经成为SOC验证的主流方法学.SOC系统采用ARM9处理器和DSP处理器,基于AMBA总线架构.SOC验证包括集成验证和系统验证,相对于系统验证,集成验证具有运行速度快的特点,在芯片验证中极其重要.文中结合项目来介绍SOC集成验证,运用业界主流的VMM验证方法学并结合DesignWare VIP来搭建集成验证环境,通过VMM类的介绍来说明验证的过程,并提出验证环境归一化的思想.     

基于VMM方法学的算法IP验证环境

随着集成电路的发展和芯片设计复杂度的快速提升,芯片验证的难度不断加大。有统计数据表明,近70％-80％的设计时间都花费在芯片验证中。VMM是synopsys公司推出的一套基于System Verilog 的方法学,而今已经成为芯片验证的主流方法学。以VMM方法学为基础,FFT／IFFT模块验证为实例,介绍了利用VMM方...     

基于VMM构建可重用验证平台

传统的验证平台编写复杂,且难以在不同设计之间重用。采用SystemVerilog支持的VMM验证方法学,并结合带约束的随机验证和覆盖率驱动的验证技术,构建可重用验证平台,完成对UART模块的验证。与直接测试方法相比,该验证平台不仅能够有效提高验证效率,而且在模块级和系统级验证过程中,能够重用该验证平台或验证组件。     

利用VMM搭建NAND Flash控制器验证平台

本文以AMBA AHB总线上的从设备NAND Flash控制器为例,简要介绍了VMM验证方法学,并利用VMM验证方法学搭建了NAND Flash控制器验证平台,在此基础上对控制器进行了全面的前端功能验证.     

利用 VMM 平台和 AMBA VIP 对安全算法加速器模块的验证

随着安全算法的发展,其复杂性和算法操作数据位数也随之迅速增加。安全算法的硬件实现和加速器化已成为必然趋势。本文针对北京华虹集成电路设计有限公司的安全算法加速器IP核的验证项目,介绍了Synopsys公司VMM验证平台和AMBAVIP在其中的应用。主要阐述了选择VMM验证平台与AMBAVIP的依据;VMM环境中定向测试发生器(Generator)模块的编写、测试案例编写、安全算法的设计、仿真信息筛选方面的应用技巧。通过本验证平台,查出了加速器很多处设计错误。仿真平台验证结束后,在FPGA上对本加速器进行了大量椭圆曲线的测试。所有测试全部通过,证明了本验证平台的有效性。     

一种图形化报表工具的设计与实现

图形化报表工具是与业务无关的、适用于各领域的通用报表设计工具。用户可以通过图形化配置界面,实现查询条件、查询样式及展现方式的设计,不需要进行程序的开发就能够快速的搭建查询分析系统。该工具具有灵活、方便、适应性强等特点,解决用户复杂繁琐且不断变化发展的查询,展现需求与系统研发人员需要不断编码对应的矛盾,大大提高应用的可扩展性。     

基于VMM的L2 Cache的验证平台的设计与实现

随着集成电路行业的不断发展,芯片设计规模空前增长,功能也越来越复杂,使得验证的难度和重要性日益增大。在此提出一种由System Verilog语言搭建的基于VMM的一种面向对象的验证平台。该验证平台主要使用覆盖率驱动的验证技术,并结合可约束随机测试和记分板技术,对一款多核处理器芯片中的L2 Cache进行功能验证。最后对验证平台的可重用性进行研究。实验结果表明,验证平台具有良好的激励生成机制,能够对L2 Cache模块的功能进行全面的验证;同时,验证平台经过少量更改就可以在基于标准的AXI接口的So C验证平台之间重用,极大地提高了验证效率,缩短了验证时间。     

FPGA仿真验证工具及前沿技术综述

随着FPGA设计应用的场合越来越多、越广,尤其在航天、军工等国防方面对FPGA设计的功能实现、安全性可靠性提出了更高的要求,因此,对于FPGA设计的验证就显得更加重要。主要针对目前市场上先进的FPGA仿真工具进行了深入的介绍和比较,同时还分析了FPGA仿真验证技术的发展方向,为FPGA验证工程师仿真验证工具的选择提供了参考。     

构件化嵌入式软件设计模型验证工具的研究

基于模型设计与分析技术能够明显提高现代复杂嵌入式软件系统的可靠性,本文基于接口自动机模型设计实现了一个构件化嵌入式软件验证工具并进行了形式化验证。该工具的系统规约采用UML顺序图模型实现,能够对系统设计模型与场景式规约之间多种行为的一致性进行检验,并对实时接口自动机网络与具有时间约束顺序图模型的一致性行为进行检验。     

基于语义验证的可视化BPR建模工具

为满足业务流程重组领域的需求变化,重组业务流程需要可验证需求语义特征的建模方法与工具支持,从而为提高执行重组业务流程应用软件的系统支撑平台可信性奠定需求语义验证方面的关键技术基础。针对该问题,研究并提出一种BPR框架下可出具验证的可视化建模工具。该工具在具备基本的可视化业务流程建模功能基础上,可通过与随机Pe-tri Net性能计算工具协同计算,从可覆盖性等角度验证流程属性满足需求语义的合法性。实验结果证明,该工具可提高重组业务流程的正确性和开发效率。