共查询到20条相似文献,搜索用时 62 毫秒
1.
2.
双端口RAM及其应用 总被引:3,自引:0,他引:3
双端口RAM是一种特殊的数据存贮芯片,具有两套完全独立的数据线,地址线、读写控制线,允许两个CPU对双端口RAM的同一单元进行存取;具有两套完成独立的中继逻辑,实现两个CPU间的握手控制信号;具有两套完全独立的“忙”逻辑,保证两个CPU同时对同一单元进行读写操作的正确性。 相似文献
3.
双端口RAM方式的数据通讯 总被引:2,自引:0,他引:2
本文介绍单片机之间一种新的数据通信方式,即双端口RAM方式的数据通讯。较之以往的通过串口进行数据通信的方式,此种方式具有较快的通信速度和较高的数据传输的可靠性;同时,又较少地占用单片机的资源。因而,是一种快捷可靠的数据通信方式,有较高的推广价值。 相似文献
4.
本文着重阐述双端口RAM-IDT71342的系统构成和主要性能特点,介绍它的时序,以及Semaphore逻辑的使用。同时举例说明它在多处理器系统中作为共享资源的使用技术。 相似文献
5.
6.
主要论述关于普通RAM的另一种应用形式。通过适当的时序逻辑设计,将单一数据端口的RAM以双端口的形式进行应用。本文所讨论的是使用单一的RAM完成相同的双端口功能。 相似文献
7.
双端口存储器是一种新型的存储器,其特点是具有两组独立的地址和数据总线,每个端口可以独立 操作,独立的读写同一个存储器中的任意单元。在双微处理器的系统中,采用它作为数据交换的缓冲存储器可简化电路设计。 相似文献
8.
9.
双单片机系统中一种简单的并行数据传输模式 总被引:3,自引:1,他引:3
在研究了74HC573特点的基础上,首先提出了一种双CPU之间数据交换的方法,然后结合开发实例,给出了实现该数据交换的时续图,该方法只需要增加很少的硬件成本,很适合在单片机系统中采用。 相似文献
10.
本文通过分析双CPU系统中高速数据采集存在的问题,提出了用异步双端口RAM可同时读写访问存储器的解决方案。接着对双端口RAM的内部结构及关键技术进行了阐述,讨论了双端口RAf、d的IP核的设计方法,并通过可编程的FPGA进行实现。该方法将异步RAM用FPGA内部的同步Block RAM来实现,不但充分利用了FPGA的内部资源,而且减少了因信号的毛刺而产生的读写数据错误。最后对其综合仿真结果进行了分析。 相似文献
11.
基于ADSP2106X的并行数字信号处理系统 总被引:4,自引:0,他引:4
多处理器并行系统是数字信号处理器的最重要发展方向之一,具有十分广阔的应用前景。文章讨论了基于ADSP2106X的四种多处理器并行处理器的实现方法,并给出了在快速付里叶变换中的应用实例。 相似文献
12.
一种基于双端口RAM的高速数据采集系统设计 总被引:8,自引:0,他引:8
罗杰 《微电子学与计算机》2001,18(6):52-54
文章给出了一种基于双端口RAM技术的高速数据采集系统的设计。采用将高速双端口RAM映射为主机内存并构造成环状缓冲区的方法,实现了高速DC数据流实时采集与主机处理的并行操作。 相似文献
13.
14.
雷达数据处理在雷达系统中有着重要的作用。随着对雷达可靠性需求的日益提升,雷达数据处理双系统应运而生。雷达数据处理双系统有其独特之处和新的需求。本文指出其设计需求,详细探讨了其设计重点和实现方法。 相似文献
15.
16.
17.
并行正交调幅数据传输系统利用很多相互重叠的子信道,能够使得总的信号速率非常接近给定频带的奈奎斯特速率。文中首先对并行数据传输系统进行了描述,然后,在存在相位偏移和延迟失真的情况下,对系统的性能进行了分析。结果表明总失真与子信道数目的平方成反比,从而说明了并行传输系统具有抵抗延迟失真的作用。此外,通过改变解调相位,还可大大改善并行系统的性能。 相似文献
18.
双系统密码技术下的身份型广播加密方案 总被引:1,自引:0,他引:1
考虑到广播加密模式在各种动态网络中广泛的应用前景以及现有的广播加密方案效率与安全性难以兼顾的事实,该文利用Waters双系统密码技术,结合混合阶群双线性运算的正交性,提出一个双系统密码技术下的身份型广播加密方案。该方案建立在标准模型下,具有短的尺寸固定的密文与密钥,同时无需使用任何哈希函数及随机标签,具有较高的计算效率与存储效率。该方案的安全性依赖于3个简单的静态假设,证明结果显示此方案达到了完全安全性的高安全要求级别。 相似文献
19.
数字信号处理及其通信系统设计 总被引:1,自引:0,他引:1
本文通过对数字信号处理器、外围支持系统、信号输入输出及其数字通信系统的综合分析讨论,总结了高速数字信号处理及其通信系统的一般设计原则和技巧,并以此设计了一个多速率的实时语音编解码及其通信系统,得到了良好的实际应用效果。 相似文献