基于FPGA的雷达信号实时预分选方法

本文提出了一种基于关联比较器的雷达信号分选方法，详细阐述了在VirtexⅡ系列FPGA内实现基于内容可寻址存储器(CAM)的关联比较器的途径，并介绍了系统接口设计及调试方法。     

基于FPGA的雷达信号实时预分选方法

本文提出了一种基于关联比较器的雷达信号分选方法,详细阐述了在VirtexII系列FPGA内实现基于内容可寻址存储器(CAM)的关联比较器的途径,并介绍了系统接口设计及调试方法。     

关联比较器在雷达信号预分选中的应用

讨论了在现代密集复杂的电磁对抗环境中实现雷达信号分选预处理的三参数关联比较技术和FIFO缓冲电路的设计，介绍了已实现的纯硬件三参数并行关联比较器的内部原理和具体实现过程，并分别通过Altera公司的QuartusII和Mentor Graphics公司的Model Sim专业软件仿真验证了设计的正确性，基本上实现了雷达信号的纯硬件快速预分选，达到了实时性和可靠性的要求。最后介绍了分选预处理器在电子战中的三种应用：威胁信号检测、无用信号滤波和脉冲重复频率选择滤波。     

基于FPGA的关联比较器在雷达信号预分选中的应用

讨论了在现代密集复杂的电磁对抗环境中实现雷达信号分选预处理的三参数关联比较技术和FIFO缓冲电路的设计。介绍了已实现的纯硬件三参数并行关联比较器的内部原理和具体实现过程，并分别通过Altera公司的QuartusⅡ和Mentor Graphics公司的ModelSim专业软件仿真验证了设计的正确性，基本上实现了雷达信号的纯硬件快速预分选，达到了实时性和可靠性的要求。最后介绍了分选预处理器在电子战系统中的三种不同应用：检测威胁信号，无用信号滤波，脉冲重复频率PRF的选择滤波。     

基于FPGA的雷达脉冲预分选器设计

现代电子战环境复杂,信号密度大,所以对信号的实时分选很重要。这里,提出一种基于关联比较器的雷达信号分选方法,在实现多参数分选的同时,也保证了实时性。详细阐述了在Virtex4系列FPGA上实现基于内容可寻存储器（CAM）的关联比较器的途径。     

基于CAM的实时脉冲去交错方法研究

本文在简要介绍雷达截获系统传统脉冲去交错方法的基础上,阐述了基于内容可寻址存储器（CAM）的基本原理及其在实时脉冲去交错领域的应用,以Virtex系列FPGA为例提出了三种在可编程路上实现CAM的方法。     

基于FPGA的雷达脉冲信号分选预处理研究

对传统的两种雷达信号分选识别算法进行理论介绍,并提出了一种基于现场可编程门阵列的脉冲信号分选方法,通过对脉冲描述字中相邻脉宽的分析处理,实现对雷达信号的简单分选,能够有效缓解后端系统的压力,提高雷达侦察接收机系统的性能。     

未知雷达信号BFSN聚类分选算法的FPGA实现

信号分选是雷达侦察系统中至关重要的环节,利用现场可编程逻辑门阵列(FPGA)实现雷达信号分选对系统速度和可靠性的提升具有重大影响,为此提出了一种非处理器架构并完全基于FPGA器件的广度优先搜索邻居(BFSN)聚类分选算法实现架构。在Xilinx公司的Virtex 5 FPGA上进行了硬件实现,并通过软件仿真与硬件测试对架构进行了实验验证。实验结果证实,该架构可对5部模拟雷达信号进行有效且快速的处理,证明了基于FPGA的雷达信号分选实现在工程上的可行性与高效性。     

基于FPGA的雷达侦察信号预处理器

针对当前复杂、密集的电磁环境,提出了以数字逻辑硬件电路实现预处理器的必要性,简要介绍了三参数关联比较器的原理及特点,并对设计中的几个要点进行了说明。     

基于TCAM的K步长多模式匹配算法及硬件实现

对K步长状态机进行改进,消除了各状态的失效链,节省了存储资源,提高了匹配效率;根据TCAM(Ternary Content Addressable Memory)的并行查找和精确查找的特性,设计了一种用FPGA实现TCAM的方法,并以此作为基本匹配单元;最后结合改进的K步长状态机和基本匹配单元设计了一个快速多模式匹配系统.接收网络数据流进行实验,结果证明设计的匹配系统能达到数千兆位的吞吐率.     

基于FPGA的多功能雷达信号处理板硬件系统设计

为满足实时雷达信号处理需求,设计了一个多功能信号处理板。该处理板以一片高性能的现场可编程门阵列（FPGA）作为信号处理板的主要器件,使用存储器对高速海量数据进行外部存储,为了使计算机和FPGA进行更好的通信,进行了单片机的电路设计,使用模/数（A/D）和数/模（D/A）转换器进行模拟信号和数字信号的相互转变。     

基于FPGA的LFMCW雷达信号处理算法及实现

为提高线性调频连续波雷达的探测精度,提出一种Rife算法与Jacobsen算法的联合频率估计算法。该算法分别对三角波调制的线性调频连续波的差频信号的上下扫频的频谱进行峰值搜索,当其频率在量化频率点附近时用Jacobsen算法优化,其他情况使用Rife算法直接估计。通过理论及Matlab软件仿真分析算法的估计性能,结合现场可编程门阵列(FPGA) EP4CE30F23C8N设计了用于三角波调制的LFMCW雷达,通过SignalTapⅡ软件实时捕捉目标参数,得到速度及距离信息。该方法应用于调频连续波雷达可以取得较高探测精度,同时具有较高的实时性、稳定性。     

一种多模式合成孔径雷达数字接收机

针对一种多模式极化合成孔径雷达（SAR）,给出了中频数字接收机工作参数选择,混频滤波方法,实现了三种带宽信号的数字正交解调。通过分析同相、正交通道误差对正交解调性能的影响,确定了滤波器最佳设计准则。最后给出了基于FPGA的实现结构,仿真试验结果表明中频数字接收机性能比一般模拟接收机有显著提高。     

基于仲裁器PUF的SRAM FPGA防克隆技术设计与实现

为保护电子设备中使用的静态随机存储器(SRAM)型现场可编程门阵列(FPGA)内部电路设计不被窃取,设计了用于SRAM FPGA的防克隆电路.该电路利用FPGA制造过程中的随机误差,提取每块芯片独一无二的ID.在此ID的控制下,被保护电路只能在指定的FPGA中正常运行,而在未指定的FPGA中运行时,无法产生正确的输出,从而达到防克隆目的.防克隆电路由使用仲裁器的物理不可克隆函数(PUF)、多数表决器、运算门阵列等三部分构成,其中仲裁器PUF电路用于提取ID,多数表决器起到提高输出稳定性的作用.最后在FPGA开发平台上证明了该电路的可行性.     

基于DSP和DFPGA的高速实时语音数据处理的设计与实现

文中介绍了应用于电信网监测管理系统中一种高速数据采集硬件的设计与实现,该接口板主要采用DSP和FPGA来完成如下功能,能对接收的信道内容进行初步判别,如语音、传真、VBD等业务;能利用对应的软件模块实现对某一种接收内容的初步处理;能实时接收两路155M SDH信号并转为以太网数据格式,传送给后端平台作进一步处理.本系统对目前电信网流量监控系统的研究,具有非常重要的现实意义和应用前景.     

基于RapidIO的FPGA远程更新系统设计与实现

现场可编程逻辑门阵列(FPGA)在航电系统领域广泛应用,但是采用JTAG方式更新FPGA程序,效率低下,易受设备环境限制而缺乏灵活性,已经难以满足工程应用的需求。提出了一种实现FPGA程序远程更新的方案,该方案采用RapidIO总线,以软件异构的方式,构建在线更新实时通信链路。通过以太网下发镜像升级文件,经SRIO交换网络传送至FPGA节点,写入FLASH配置空间,实现FPGA程序的远程更新。经过测试,验证了设计的正确性和可行性,并有效地提高了FPGA程序更新的速度。     

一种基于费马模数的RLWE加解密电路及其FPGA实现

随着量子计算机的发展,传统加密算法受到严重的威胁。为了对抗量子攻击,同态加密技术引起了关注,其中环错误学习(RLWE)的加密方案具有加密效率高、硬件实现简单等优点,在硬件加密上具有巨大的潜力。本文提出并实现了一种RLWE加解密电路,采用了费马数变换、访存优化和分时复用等方法。实验结果表明,在同等安全参数集下,所提出的RLWE加解密电路的硬件资源效率分别可达到6.01和12.03。