基于FPGA芯片的数字电压表设计研究

介绍了应用FPGA芯片设计数字电压表的一种方案。有关使用FPGA芯片和VHDL语言实现数字电压表设计的技术问题也被详细讨论。     

基于FPGA的数字钟设计与实现

以QuartusII软件为设计平台,采用Verilog HDL语言,运用自上而下的模块化设计思想对数字钟各电路模块进行详细设计,最后通过编译、仿真并下载至FPGA芯片中验证设计的正确性.系统整体设计具有灵活性好、外围电路少、开发周期短等优点,并在传统数字钟的基础上添加了百分秒计时及显示模块,大大增加了数字钟的计时精度.     

基于FPGA实现的步进电机细分控制信号发生器的设计

提出一种采用FPGA可编程芯片实现的步进电机转角的任意细分控制方法.介绍了在一片EPF 10K 10LC 84-4芯片内用VHDL语言编程实现了步进电机十六细分控制器的PWM模块、速度控制模块、数字比较模块等功能,该系统无需外接D/A转换器,结构简单,控制精度高,具有广泛的应用前景.     

基于FPGA数字钟的设计与实现

伴随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,经广泛应用于模拟与数字电路系统等许多领域.本设计给出了多功能数字钟自顶向下(TOP)的设计思想和实现方案,采用结构描述风格,依据功能将系统分为五个模块组成:分频模块:控制模块、计数器模块、闹铃模块、显示模块,并用Verilog HDL实现各个功能模块,图形输入法生成顶层模块.最后在EDA工具MAX PLUS II下进行仿真,验证数字钟FPGA设计的正确性和实用性.     

基于MAX plusII的数字钟的设计与实现

介绍了一种基于EDA工具——MAX plus II的多功能数字时钟的设计。在设计了数字时钟的每一个单元电路:分频、计时、显示及整点报时电路之后下载到硬件实现。其设计巧妙结合文本、原理图两种输入方法,思路简洁、新颖,经验证系统功能可靠。     

基于FPGA的多功能等精度频率计的设计

根据等精度测频原理,本设计克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。选用FPGA芯片通过VHDL编程实现,提高了测频系统的稳定性,可实现频率、周期、脉宽和占空比的等精度测量。仿真和试验结果表明,该系统具有较高的实用性和可靠性。     

基于STC89C52单片机的多功能数字钟的设计

本文主要介绍了数字钟的功能以及相应的硬件电路的设计,并且用C语言编写了相应的程序下载到单片机上进行调试,让其结合硬件电路实现对应的功能：时间显示、日期显示、跑表、闹铃、温度显示和湿度显示。本文着重地介绍了多功能数字钟的硬件制作。     

基于FPGA的立体停车场控制程序设计

以搭载Altera公司FPGA的DE2开发板为平台,使用VHDL硬件语言,建立立方体停车场模型,遵循最优路径设计,研究动态坐标的算法,实现自动控制程序设计,为高校从事数字电路设计的师生及自控领域的工程技术人员,提供一此具有实际应用价值的参考。     

基于FPGA的UART设计

UART是一种目前广泛应用的短距离串行传输接口,常用于短距离、低速、低成本的串行数据通信。而现在大部分的集成电路UART芯片成本高、电路复杂、可移植性较差,本文基于FPGA器件设计,使用VHDL将UART的核心功能集成,使整个系统更加紧凑、稳定,且可移植性强。     

基于VHDL的多功能数字闹钟设计

针对多功能数字闹钟的设计提出了三种可行性设计方案,并对这些方案的优缺点进行了比较论证,在充分考虑各种方案优缺点的前提下,选择利用FPGA芯片来设计多功能数字闹钟.本设计选用可编程器件FPGA采用硬件描述语言VHDL按照自顶向下的设计方法设计了数字闹钟的各个模块,并对各个功能模块进行了软件仿真.     

基于FPGA的时钟采样帧发生器设计

在串行通信中,为使系统具有灵活的可编程性和可移植性,减小系统体积,降低开发成本,详细地描述了一种时钟采样帧发生器总体结构。结合FPGA特性和VHDL语言,对时钟采样帧发生器各组成模块进行了接口定义,同时在ModelS im SE中进行了功能仿真验证。圆满完成了基于FPGA的时钟采样帧发生器IP核设计。通过实践表明,设计的时钟采样帧发生器IP核可靠易用,可扩展功能强,满足了实际应用系统的技术要求。     

利用FPGA内部DLL实现数字时钟恢复

首先分析了数字时钟恢复电路的原理,然后介绍一种利用XILINX FPGA内部数字延时锁定回路DLL的倍频功能,从接收的异步数据中恢复数据时钟的方法。     

基于CPLD的数字电子钟仿真研究

本文介绍了基于CPLD数字电子钟的设计方法,在CPLD内部规划了秒脉冲发生电路、两个60进制计数器(秒、分计数)、1个12进制计数器(时计数)。在MAX+PLUSⅡ软件中此电路得到了仿真验证。     

基于FPGA的九九乘法表实验

由九九乘法表的要求和Nexys 3数字开发平台的功能,提出设计方案,建立方案框图;由此选择VHDL语言,设计顶层文件以及各底层模块。通过在ISE13.1软件中编译和仿真,实现了预期的仿真波形,验证了关键设计结果,并且在DIGILENT的Nexys 3平台上实现了功能。     

基于MAX+plusⅡ的数字钟的设计与实现

介绍了一种基于EDA工具——MAZ＋plusⅡ的多功能数字时钟的设计。在设计了数字时钟的每一个单元电路：分频、计时、显示及整点报时电路之后下载到硬件实现。其设计巧妙结合文本、原理图两种输入方法，思路简洁、新颖，经验证系统功能可靠。     

电子时钟仿真及其FPGA实现

基于VHDL语言设计各个模块,用原理图文件的方式将各个模块连接起来,通过调试仿真,最终实现了24小时时钟的正常显示,清零,暂停,调整时间的功能,并将其烧录至FLEX系列EPF 10k10LC84-4此种型号的芯片中,按照设计的管脚设置对电路板进行连线,测试并验证了各项功能的正确性.     

同步数字集成电路设计中的时钟树分析

研究了同步数字系统的组成和时钟偏移,并结合一个数字集成电路8051的时钟树设计实例,介绍了时钟树的经验结构和设计方法流程.比较了采用Synopsys公司的布局布线工具实现的自动时钟树分析与指定结构时钟树分析,证明结构恰当的时钟树能得到比自动时钟树分析更好的结果.