功率MOSFET器件栅电荷测试与分析

栅电荷是表征功率MOSFET器件动态特性的重要参数之一,其测试结果与时间和频率有关,受分布参数、测试夹具和电路结构等因素影响较大。其参数直接影响器件整体性能,设计不好将导致器件没使用时已击穿甚至损坏,在军用功率MOSFET器件研制生产和使用验收中列为必测参数。随着对MOSFET器件可靠性要求的不断提高,栅电荷的测试重要性凸显。针对目前国内外栅电荷测试现状及存在的问题做了详尽阐述,为国内的栅电荷测试提供一定的参考和指导。     

低压低耗共源-共栅BiCMOS电荷放大器

提出了一种低压、低耗、高响应速度和低噪声的BiCMOS电荷放大器.该放大器采用BiCMOS共源-共栅输入放大级,在实现高增益的同时大大减小了噪声,并在电路中运用电流镜解决了集成高阻值电阻的问题,从而降低了集成难度和电源电压等级.测试结果表明,放大器功耗降为230μW/ch,电源电压降低0.7V左右,等效噪声电荷(ENC)小于600电子电荷.     

双栅掺杂隔离肖特基MOSFET的解析模型

通过考虑肖特基势垒降低效应求解三段连续的二维泊松方程,建立了双栅掺杂隔离肖特基MOSFET亚阈值区全沟道连续的电势模型。在该电势模型的基础上,推导了阈值电压模型和漏致势垒降低效应的表达式;研究了掺杂隔离区域不同掺杂浓度下的沟道电势分布,分析了沟道长度和厚度对短沟道效应的影响。结果表明,掺杂隔离区域能改善肖特基MOSFET的电学特性;对于短沟道双栅掺杂隔离肖特基MOSFET,适当减小沟道宽度能有效抑制短沟道效应。     

基于双极工艺的高速MOSFET栅驱动电路

基于2μm双极工艺设计了全新的高速功率栅驱动电路,并内置了死区时间控制电路,该电路可以防止驱动器内部电源接地形成短路而烧毁器件。工作电压范围为5～35 V,传输上升延迟时间不大于25 ns,下降延迟时间不大于32 ns,上升、下降建立时间不超过12 ns,工作电流不超过45 mA。     

基于栅极限流的SiC MOSFET栅电荷测试方案

SiC MOSFET是一种高性能的电力电子器件,其开通/关断过程中积累/释放的栅电荷Q_g对MOSFET的开关速度、功率损耗等参数有重要影响。通常采用在栅极设置恒流源驱动,对时间进行积分的方法来测量Q_g。为了降低驱动复杂度,提高测试结果精度和可视性,基于双脉冲测试平台的感性负载回路,改用耗尽型MOSFET限制栅极电流实现恒流充电,对SiC MOSFET进行测试。同时利用反馈电阻将较小的栅极电流信号转换为较大的电压信号。实验结果表明：在误差允许范围(±5%)内该测试方案能较为准确地测得SiC MOSFET的Q_g,测试结果符合器件规格书曲线。     

用于IGBT与功率MOSFET的栅驱动器通用芯片

如今，对IGBT栅驱动器的要求越来越复杂，特别是在高压大电流领域，这需要一个有针对性的集成化解决方案来优化开关特性、可靠性、可扩展性、应用灵活性以及在合理的成本范嘲内缩短投放市场的时间。最新开发的SCALE-2芯片组的核心电路做了专门优化，以便适应不同种类的IGBT，其应用范围可以达到150A-3600A，1200V-6500V，并且可以为用户的专门用途进行预置。     

用于IGBT与功率MOSFET的栅驱动器通用芯片

如今，对IGBT栅驱动器的要求越来越复杂，特别是在高压大电流领域。这需要一个有针对性的集成化解决方案来优化开关特性、可靠性、可扩展性、应用灵活性以及在合理的成本范围内缩短投放市场的时间。最新开发的SCALE-2芯片组的核心电路做了专门优化，以便适应不同种类的JGBT，其应用范围可以达到150A-3600A，1200V-6500V，并且可以为用户的专门用途进行预置。     

新型功率MOSFET驱动电路的设计

提出了一种全新思路的功率ＭＯＳＦＥＴ驱动电路。该电路采用数字电路结构，分立器件少，易实现模块化，波形控制十分灵活，工作频率很高，适用于高频软开关的开关电源及ＤＣ／ＤＣ变换器。     

新型浮栅MOS单管动态比较器设计

提出一种新型浮栅MOS单管动态比较器的电路结构。以浮栅MOS单管为核心,根据浮栅电荷的保持特性,在时钟控制下,两个电压分时地输入浮栅MOS管从而引起浮栅电位变化,相对变化后的浮栅电位决定着比较管的再通断,使预充电的输出电容与源极电容重新分配电荷,通过输出电容上电压是否发生变化来反映比较结果。单管比较避免差分对管由于工艺偏差所引起的输入失调问题,而且以浮栅偏置抵消MOS管的阈值。采用charted0.35μmCMOS工艺设计电路,面积约为0.003mm2,经前、后仿真和流片测试,结果表明,电路功能正确。并且在3.3V电源电压下、比较时间为0.4μs时,平均功耗为2.8mW。     

短沟道双栅MOSFET二维表面势解析模型

采用分解电势的方法求解二维泊松方程,建立了考虑电子准费米势的短沟道双栅MOSFET的二维表面势模型,并在其基础上导出了阈值电压、短沟道致阈值电压下降效应和漏极感应势垒降低效应的解析模型。研究了不同沟道长度、栅压和漏压情况下的沟道表面势,分析了沟道长度和硅膜厚度对短沟道效应的影响。研究结果表明,电子准费米势对开启后的器件漏端附近表面势有显著影响,新模型可弥补现有模型中漏端附近表面势误差较大的缺点;对于短沟道双栅MOSFET,适当减小硅膜厚度可抑制短沟道效应。     

低压条形栅功率场效应晶体管的研制

介绍一种新型低压平面结构的功率场效应晶体管--条形栅VDMOS. 通过与传统的元胞型结构比较，发现条形栅具有导通电阻小、开关速度快以及工作稳定性高等特点. 还对条形栅VDMOS的工艺做了介绍，其工艺过程简单，实用性强.     

高端MOS管栅极驱动技术研究

高端MOS管驱动电路在高压输入大功率电源中被广泛应用。分析了高端MOS管的驱动原理,对影响高端MOS管驱动的各种因素进行了探讨,提出了适合高端MOS管驱动的基本方法。较全面地评估了传统的变压器驱动电路和自举驱动电路对高端MOS管驱动的影响,继而提出了适合高端MOS管驱动的线路结构,并采用该方案设计了一个实验电路。仿真和实验电路测试结果表明,设计电路满足要求。     

具有栅介质电场屏蔽作用的新型GaN纵向槽栅MOSFET器件设计

基于氮化镓(GaN)等宽禁带(WBG)半导体的金氧半场效应晶体管(MOSFET)器件在关态耐压下,栅介质中存在与宽禁带半导体临界击穿电场相当的大电场,致使栅介质在长期可靠性方面受到挑战。为了避免在GaN器件中使用尚不成熟的p型离子注入技术,提出了一种基于选择区域外延技术制备的新型GaN纵向槽栅MOSFET,可通过降低关态栅介质电场来提高栅介质可靠性。提出了关态下的耗尽区结电容空间电荷竞争模型,定性解释了栅介质电场p型屏蔽结构的结构参数对栅介质电场的影响规律及机理,并通过权衡器件性能与可靠性的关系,得到击穿电压为1 200 V、栅介质电场仅0.8 MV/cm的具有栅介质长期可靠性的新型GaN纵向槽栅MOSFET。     

MOSFET栅极驱动的优化设计

介绍了MOS管的电路模型、开关过程、输入输出电容、等效电容、电荷存储，及其对MOS管驱动波形的影响和驱动波形的优化设计实例。     

灵巧功率集成电路中功率MOSFET电流感知方法的研究

功率器件的过流保护是提高灵巧功率集成电路可靠性的关键,采用不同的电流检测方法会有不同的误差。通过对功率MOSFET的电流检测技术的研究,对比分析了几种常用的电流感知方法,重点阐述了应用在灵巧功率集成电路中感知高压功率器件电流的SenseFET结构的工作原理,并分析了影响电流检测准确度的误差源。可以为设计高性能的电流检测过程提供参考。     

基于功率MOSFET的超磁致伸缩执行器驱动电源

在分析超磁致伸缩材料的驱动特性及超磁伸缩执行器驱动电源特点的基础上,采用连续调整型恒流源的原理,并选用功率MOSFET作为功率放大元件,研制出－3－＋3A连续可调的高精度超微致伸缩执行器驱动电源。实际测试的结果表明其性能良好,可以满足驱动超微致伸缩材料的要求。     

一种p-GaN HEMTs栅电荷表征方法

与Si基金属-氧化物-半导体场效应晶体管(MOSFETs)的绝缘栅结构不同,p-GaN增强型高电子迁移率晶体管(HEMTs)的栅极结构为pn结,其在较大正向电压下处于导通状态,漏电导较大。传统栅电荷测试方法假设栅极注入电流全部存储为栅电荷,因此不适用于p-GaN HEMTs器件,否则会严重高估数值。鉴于此,基于栅电荷积累的基本过程,提出了利用动态电容法来减小漏电流影响来提取p-GaN E-HEMT的栅电荷参数。结果表明,该方法能够得到更理想的栅电荷米勒平台和特性曲线,结果更符合实际,具有重要的应用价值。     

一种新型降低GIDL的纳米线环栅场效应晶体管

提出了一种可以有效降低环栅晶体管栅致漏极泄漏(GIDL)的新型非对称沟道介质环场效应环栅(GAA)晶体管。位于漏端附近的沟道介质环结构可有效降低载流子沿沟道方向的带间隧穿几率,从而显著改善环栅器件在关态时的栅致漏极泄漏电流情况。3D TCAD仿真结果表明,与具有真空侧墙或者一般氧化物侧墙的常规环栅器件相比,新型非对称沟道介质环晶体管静态漏电明显降低,开关比提高;栅围寄生电容、最大振荡频率(fMAX)和截止频率(fT)未受明显影响。沟道介质环厚度的增加会线性减小器件的关态电流和开态电流,但会提高器件的开关比。     

一种应用MOSFET的微功耗电路

本文介绍一种应用ＭＯＳＦＥＴ作为开关的本安电源微功耗电路,分析了其工作原理,提供了实验结果。     

超薄栅介质MOSFET直接隧穿电流自洽解模型

采用自洽解方法求解一维薛定谔方程和二维泊松方程,得到电子的量子化能级和相应的浓度分布,利用MWKB方法计算电子隧穿几率,从而得到不同栅偏置下超薄栅介质MOSFET的直接隧穿电流模型。一维模拟结果与实验数据十分吻合,表明了模型的准确性和实用性。二维模拟结果表明,低栅压下,沟道边缘隧穿电流远大于沟道中心隧穿电流,沟道各处的隧穿电流均大于一维模拟结果;高栅压下,隧穿电流在沟道的分布趋于一致,且逼近一维模拟结果。