共查询到17条相似文献,搜索用时 46 毫秒
1.
提出了一种基于两步转换法(5 6)的高速高精度A/D转换器体系结构,其优点是可以大幅度降低芯片的功耗及面积。采用这种结构,设计了一个10位40 MHz的A/D转换器,并用0.6μm BiCMOS工艺实现。经过电路模拟仿真,在40 MHz转换速率,1 V输入信号(Vp-p),5 V电源电压时,信噪比(SNR)为63.3 dB,积分非线性(INL)和微分非线性(DNL)均小于10位转换器的±0.5 LSB,电源电流为85.4 mA。样品测试结果:SNR为55 dB,INL和DNL小于10位转换器的±1.75 LSB。 相似文献
2.
3.
4.
5.
6.
7.
8.
本文介绍了一种A/D转换器静态性能参数指标INL、DNL的测试方法,该方法更加快速有效,本文对测试原理和方法也进行了描述。 相似文献
9.
10.
在加速度计中,需要数模转换器(DAC)提供一个稳定的偏压来消除重力加速度,要求DAC具有高精度、单调性和小面积等特性。为了解决传统电阻型DAC存在的大面积和传统电容DAC中存在的非单调性等问题,提出了一种电容电阻混合型DAC结构,并设计了一个10位的DAC,用于提供稳定偏压。提出一种新的电容共质心的版图布局,提高了DAC的精度。该DAC在0.5μm CMOS工艺上得以验证实现,微分非线性误差(DNL)最大为0.50LSB,积分非线性误差(INL)最大为0.82LSB,在5V和-5V的双电源供电条件下,芯片功耗为16mW,完全满足了工程需求。 相似文献
11.
设计了一个采用UMC 0.35μm工艺的高精度、低成本10位D/A转换器电路.该电路对电阻匹配系数要求与7位D/A转换器相同,在相同精度要求下有效减小了版图面积,降低了设计难度和生产成本.最后,在版图上采用新颖的排列方式,进一步减小了温度等因素的影响.该D/A转换器的DNL为-0.2~+0.2,INL为-0.6~+0.6.设计的电路模块已成功应用于商用驱动芯片. 相似文献
12.
13.
本文介绍一种采用R-2R梯形电阻网络和CMOS模拟开关的典型结构的单片10位D/A转换器。在设计和制作上进行优化,不用激光修调能够达到10位精度,在全温范围内有较高的温度跟踪特性。 相似文献
14.
介绍了采用双R-2R电阻网络结构实现12位电压输出型D/A转换器的设计及激光修调方案.重点分析了运放失调电压对双R-2R电阻网络结构D/A转换器线性误差的影响,并与其他常见的实现双极性电压输出的R-2R电阻网络结构进行比较,给出了理论估计和仿真结果.采用双R-2R电阻网络实现的12位D/A转换器芯片(不包括运放)在带CrSi电阻的8μm CMOS工艺上流片和修调测试.电阻网络芯片和运放芯片采用厚膜混合工艺组装,实现电压输出D/A转换器功能.测试结果显示,设计的电路达到了预期目标. 相似文献
15.
12位100 MS/s流水线A/D转换器的参考电压缓冲器 总被引:1,自引:0,他引:1
分析了参考电压精度对流水线A/D转换器性能的影响,并通过Matlab建模仿真,得到了12位流水线A/D转换器对参考电压精度的要求,即参考电压精度要达到10位以上.提出了一种新型的参考电压缓冲器结构,通过增加两个静态比较器,有效地提高了缓冲器的精度.采用SMIC 0.35 μm 3.3 V CMOS工艺,为一个12位100 MHz采样频率的流水线A/D转换器设计了电压值为1.65 V±0.5 V的参考电压输出缓冲器.Hspice后仿真结果显示,各个工艺角下,缓冲器可将干扰对1 V的差分输出的影响控制在0.35 mV以内.该缓冲器可以达到10位以上精度,能够满足12位100 MS/s流水线A/D转换器的设计要求. 相似文献
16.
17.