i860微处理器页方式DRAM及其控制器的设计

在微处理机系统中，存储器的访问速度对微处理器性能的发挥有极大的影响。本文给出了以ｉ８６０为微处理器的页方式ＤＲＡＭ设计方案，以比较简单的控制线路来提高ＤＲＡＭ的访问速度．     

多口DRAM MSM5416283的原理及其应用

ＭＳＭ５４１６２８３是－４Ｍ位ＣＭＯＳ高性能多端品动态随机存储器。它除了具有一般的动态随机存储器特点外，还具有多种特殊功能。非常适用于高速图象处理系统。本文介绍其功能、特点、工作原理及应用。     

基于页结构的视频数据交织读写控制器设计

提出一种基于页结构的专用读写控制器解决方案,将DVI接口的数字视频信号在SDRAM上进行连续或跳跃式快速页读写,并在FPGA上实现,解决了高速视频重组效率低的问题,实现了超大画幅图像的帧缓存和数据任意组包,可运用于LED全彩屏、组合液晶屏的控制系统中.     

基于FPGA的页快速命中的SDRAM控制器的设计

深入探讨SDRAM的工作原理和工作时序,通过SDRAM三种常用寻址方式的对比,设计一种基于FPGA的页快速命中寻址的16位SDRAM控制器。软件仿真、硬件测试及实物调试结果表明:该控制器能极大地缩短寻址时间,并具有良好的实时性、高效性和模块重用性;同时也节省了FPGA的内部资源,缩短了研发周期。     

基于TC35i的服务器动态IP传输模块的设计

介绍了一种基于GSM网络传输服务器动态IP地址的模块.详细阐述了设计思路并制作了应用模块.服务器通过拨号方式登陆网络,获取动态IP地址,通过发送模块将IP地址传输到配有接收模块的客户终端,节约了成本,避免了租用专线和固定IP地址昂贵的费用;同时,减少了服务器使用静态IP容易遭受网络攻击的问题,使整个服务器系统的安全性得到提高.在企业得到应用.     

基于RISC构架的PLC微处理器设计

可编程控制器(PLC)是一种采用微处理技术的工业控制装置,具有高可靠性、灵活通用、易于编程、使用方便等特点,在工业自动化控制、机电一体化等方面得到了广泛应用。中央处理器可以说是PLC的核心,是决定PLC系统性能的关键。基于RISC构架设计的PLC专用微处理器,处理器内部存储器位寻址接口和布尔处理器的独特设计和二级指令处理流水线的设计思想,可提高PLC的实时性和稳定性,而且对后续相关产品的开发和设计具有参考价值和实用意义。     

一种采用ＤＥＭ技术的１６－ｂｉｔ２.５ＧＨｚ电流舵数模转换器设计

电流舵数模转换器（DAC）的动态性能受电流源失配的影响。本文采用6+10的分段方式,分析比较了几种动态元件匹配（DEM）算法,采用了一种分段温度数据权重平均（Segmented Thermo Data-Weighted Average,STDWA）技术,并将其应用于高6位的温度计编码中,消除对输入编码的依赖,弱化电流源失配的影响,以优化动态性能。基于TSMC 55nm工艺,设计实现了一种16位2.5GHz的电流舵DAC,测试结果显示,在2.5GHz采样率和94.15MHz输入信号频率条件下,无杂散动态范围（SFDR）提升了6dB。     

基于RDS-TMC的车辆动态导航系统的设计与实现

本文简要分析了当前车辆导航系统发展的现状，引入并介绍了欧洲的RDS—TMC技术，介绍了其基本原理和相关技术特点，提出基于RDS—TMC技术实现的车辆动态导航系统的设计思路，并介绍了系统的主要功能模块。该系统在产品道路行车测试中被证明是可靠的。     

一种通用雷达信号模拟器的设计与实现

分析了雷达信号回波的主要特点，研究比较了多种雷达信号模拟器的体系结构，提出了一种通用雷达信号模拟器的实现方法。该方法采用通用计算机产生雷达回波数据，采用计算机的ＤＭＡ控制方式完成回波数据的传输，采用Ｄ／Ａ变换器产生视频回波信号，并通过锁相环路产生中频回波信号。这种方法具有极大的灵活性和通用性，只要改变计算机的软件，就可以实现不同体制雷达回波的模拟，解决了硬件设计和软件算法中的关键技术问题     

基于EDMA实现TMS320C64X与FPGA的数据传输

结合TMS320C64XDSP＋FPGA信号处理平台,简述了TMS320C64X DSP的硬件结构,重点介绍直接存储器访问（EDMA）的硬件结构和配置方法。数据经现场可编程门阵列（Field-Pro-grammable Gate Array,FPGA）及DSP外部存储器接口（EMIF）由EDMA传输到数字信号处理器（DSP）片内,传输过程不需要CPU干预,并且采用乒乓缓冲结构,CPU同时可以进行数据处理,提高了数据传输、处理的速度,保证了实时性。     

神经元芯片的并口I/O对象及其应用

Lonworks技术的核心是神经元芯片 ,文中详细描述了神经元芯片TMPN3150应用模式中的一种———并行口I/O模式 ,给出了基于该并行口I/O模式开发Lonworks协议与RS-232标准转换的互连适配器的设计方案     

基于联锁的I／O控制器的设计与实现

随着城市轨道交通系统的发展,信号系统已经成为城市轨道交通运营管理的中枢神经。作为信号系统之一的联锁,其主要作用是建立进路、进路解锁、控制道岔以及信号机的开放。基于联锁的I／O控制器实现了联锁与现场设备的通信。通过控制器,联锁可以实时地接收现场设备的状态,又可以将控制命令发送到相应的设备,所以控制器的性能与安全对整个系统也起着决定性的作用。文中从硬件以及软件两方面,对主备控制器的设计进行了深入分析。该控制器具有较高的安全性,将是城市轨道交通的一个很好的发展方向。     

A new extension method of retention time for memory cell on dynamic random access memory

Demands have been placed on dynamic random access memory (DRAM) to not only increase memory capacity and data transfer speed but also to reduce operating and standby currents. When a system uses DRAM, the restricted data retention time necessitates a refresh operation because each bit of the DRAM is stored as an amount of electrical charge in a storage capacitor. Power consumption for the refresh operation increases in proportion to memory capacity. A new method is proposed to reduce the refresh power consumption dynamically, when full memory capacity is not required, by effectively extending the memory cell retention time. Conversion from 1 cell/bit to 2^N cells/bit reduces the variation of retention times among memory cells. The proposed method reduces the frequency of disturbance and power consumption by two orders of magnitude. Furthermore, the conversion itself can be realized very simply from the structure of the DRAM array circuit, while maintaining all conventional functions and operations in the full array access mode.     

从模式I2C总线接口电路设计及其VLSI实现

提出了一种从模式的I^2C总线接口电路，该接口电路实现了对可变参数ASIC芯片的配置。该电路的设计使得可配置的ASIC芯片中参数配置所需要的芯片管脚大大减少。该方案已通过行为仿真和综合后门级时序仿真，并且用无锡上华0.6μmCMOS工艺实现。     

阶梯波导TE01^d-TE0n^d模式变换器的设计与测试

介绍了一种设计简单、加工方便的TE01^d-TE0n^d模式变换器的设计计算方法，实际制作了TE01^d模到TE02^d，TE03^d，TE04^d模的三种变换器并进行了测试，测试结果表明，这种变换器实用可行，可以在微波工程领域实际应用。